数字时钟电路设计-答辩稿_第1页
数字时钟电路设计-答辩稿_第2页
数字时钟电路设计-答辩稿_第3页
数字时钟电路设计-答辩稿_第4页
数字时钟电路设计-答辩稿_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

论文题目:数字时钟电路设计,系统组成框图,工作原理,该数字钟具有基本功能和扩展功能两部分，其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时的功能。两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。首先由时钟电路为32768Hz的晶振经过15次二分频产生1Hz的时钟信号，输出的1秒信号送入秒计数器个位，当74LS90的时钟端（14脚）接收到1秒信号后即开始计数，它计数到10时向秒计数器十位进位，当10位计数到0101，秒计数器个位计数到1001时，再来一个脉冲即向分计数器进位，秒计数器又进入下一轮的计数循环，二进制代码进入译码器译码后输出对应的高低电平来控制显示器相应模块的亮灭。 当数字钟计时出现误差时，调节时校时和分校时开关校正时间，主要是通过与非门电路对1Hz的秒冲校时脉冲进行高低电平的转换，从而达到校时的目的。以上是对数字钟电路的主体部整点报时电路分进行的分析。其次就是扩展功能部分：在该电路中主要实现整点报时、定点报时。当数字钟计时快要到正点时，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。同样在该电路中也是通过个门电路进行高低电平的转换到计数器中，最后由译码器讲对应高低电平转换成校时是的要求，对应输出使显示器工作。,总体电路图,总结,通过这次毕业设计我发现数电原理应用行很强，只有老师的讲解不行，只看也不行，只有自己动手去做才会发现自己确实有太多的不足，许多的原理看似简单，真正去做才知道知识并没有自己想象的那样扎实。从中懂得理论与实际相结合的重要性，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，树立了对自己工作能力的信心，相信会对今后的学习、工作、生活都有非常重要的影响。,大学的学习生活即将结束。在此，我要感谢所有曾经教导过我的老师和关心过我的同学，他们在我成长过程中给予了我很大的帮助。本文能够顺利完成，要特别感谢我的
人人文库> 全部分类> 毕业设计 > 毕业论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论