多相位低相位噪声5GHz 压控振荡器的设计

第28卷第1期2005年3月电子器件ChineseJournalofElectronDevicesVol.28No.1Mar.2005AMultiphaseLowPhaseNoise5GHzVoltageControlOscillatorZHAOHai-bingWANGZhi-gongCHENYing-meiZHANGLiXIONGMing-zhen(InstituteofRF&OE-ICs,SoutheastUniversity,Nanjing210096,China)Abstract:AfullydifferentialLCringVCOwith450outputphasedifferenceisrealizedinTSMC0.18umCMOStechnology.Thechipsizeis1.05mm1.00mm.Thefree-runningfrequencyis5.81GHz,testedononeendofthedifferentialoutputsignals.Thephasenoisetestedis-101.62dBc/Hzat5MHzoffset.Keywords:voltagecontroloscillator(VCO);ringoscillator;CMOStechnologyEEACC:2570D多相位低相位噪声5GHz压控振荡器的设计赵海兵,王志功,陈莹梅,章丽,熊明珍(东南大学射频与光电集成电路研究所,210096,南京)收稿日期:2004-09-29基金资助:国家863计划项目2002AA31223支持作者简介:赵海兵(1980-)男,硕士研究生,从事射频和超高速集成电路设计等研究,hb_;王志功(1954-)男,教授,博士生导师,长期从事光纤通信用超高速集成电路,射频集成电路设计等研究工作。摘要:采用TSMC0.18mCMOS工艺实现了全差分相位差为450的LC低相位噪声环形压控振荡器电路。芯片面积1.05mm1.00mm。当仅对差分输出振荡信号的一端进行测试时,自由振荡频率为5.81GHz,在5MHz频偏处的相位噪声为-101.62dBc/Hz。关键词:压控振荡器(VCO);环形振荡器;CMOS工艺中图分类号:TN43;TN752文献标识码:A文章编号:1005-9490(2005)01-0164-03在高速的光纤通信系统中,设计兼具低相位噪声、低功耗、宽调频范围的压控振荡器一直是具有挑战性的课题。在0.18mCMOS工艺中,电感越来越被广泛应用于超高速集成电路的设计。由于LC振荡器具有选频准确,受工艺误差影响小等优点,在射频和超高速集成电路中得到广泛的应用。同时,环形LC振荡器具有输出多相位,频谱纯等优点。本次设计综合这两方面的优点,给出了一个应用于STM-64系统,输出相位相差450的压控振荡器。电路采用Agilent公司的ADS软件进行仿真,在Cadence环境下完成了版图设计和后仿真,通过TSMC成功流片,并在东南大学射频与光电集成电路研究所完成在晶圆(on-wafer)测试。全文分为五个部分,第二部分介绍系统结构,第三部分介绍电路结构,第四部分介绍版图和测试结果,最后给出结论。1系统结构根据Barkhausen准则,电路要在某个频率o上振荡,必须满足两个条件:H(jo)1(1)H(jo)=180(2)相位相差450的压控振荡器需要四级环形振荡器构成。如图1所示,此系统本身为一个反馈系统,每级电路提供450的相移,这样就能满足Barkhausen准则条件(2),即总共为180相移。图1系统结构图由LC构成的环形振荡器的振荡频率为osc=1LC1-1Q,其中Q为LC谐振网络的品质因数1。若LC谐振网络具有很高的品质因数,那么osc趋近于1/LC。而在目前CMOS工艺中,电感难以得到高的Q值,导致osc1/LC,因此我们必须选择osc稍高于5GHz;而且有限的Q值也影响了电路的相位噪声。因此本次设计的振荡器通过选择合理的电路结构达到了很好的相位噪声性能。2单元电路2.1振荡器单元电路文献1振荡器电路采用图2(a)所示的差分放大器结构,电阻R限制输出共模电平。P点是虚地点,电阻R和电感的寄生电容在P点形成低通滤波器,抑制振荡器的谐波分量。但是这种电路的电流源和电阻的噪声大大增加了压控振荡器的相位噪声,见图2(b)。输出共模噪声Vn,CM可以用来估计相位噪声,即:V2n,CM=I2n,Iss+I2n,R()R2(3)根据参考文献3,忽略电感的低频电阻影响,可以近似得到相位噪声频谱如下式所示:S0+()=2V2n,CM()KVCD2()2(4)由此可见,由电流源引起的噪声电流对相位噪声有很大的影响。在本次设计中,环形振荡器的单元电路如图3所示,输入输出采用全差分结构。电感与可变电容构成LC谐振网络,由M3、M4、M5、M6构成负阻电路补偿谐振网络的损耗。M1、M2、M7、M8作为放大管,为电路提供一定的增益,保证振荡器(a)振荡器的单元结构(b)单元结构中的主要噪声源图2振荡器单元结构示意图的工作。每级电路只用一个电感,节省了芯片面积。图3压控振荡器单元电路本电路没有使用电流源,目的是为了削弱由电流源引起的噪声,因此这种电路结构的相位噪声性能要优于文献1中所使用电路的相位噪声性能。但不利的是增加了对电源电压的灵敏度,因此本电路采用由上面PMOS和下面NMOS分别构成的一种共源共栅(Cascode)结构,从而减弱电源电压的影响。这种结构的电路具有较大的输出摆幅,减轻对后级缓冲放大电路的增益要求。2.2输出缓冲和匹配输出缓冲电路对压控振荡器的输出信号进行放大整形,同时提供足够大的电流和电压驱动后续电路,减轻后续电路对压控振荡器的影响。输出缓冲电路的驱动能力直接影响到芯片的测试结果。输出匹配电路的作用是提供50输出电阻与传输线的阻抗匹配。对于高频电路,输入和输出间的阻抗匹配是重要的设计指标,因为高频电路中,连线应当做传输线来分析,尤其在输入输出部分。否则,信号功率会因为反射而损耗,不能有效传输。此电路可输出8路高频信号,但为了561第1期赵海兵,王志功等:多相位低相位噪声5GHz压控振荡器的设计*减少焊盘,只输出了4路单端信号。输出匹配电路如图4所示。图4输出匹配电路3版图布局及测试结果芯片照片如图5,芯片面积1.00mm1.05mm。两侧采用75m75m的PGSGSGP焊盘。电源电压由两侧加入,高频信号也由两侧输出,底部提供振荡器的直流控制电压。由于VCO的敏感性,在版图布局上要格外谨慎。由于采用LC的振荡器,较长的电感走线给版图设计带来一定的困难,为减小寄生参数影响,较长的信号线采用高层金属走线。电路输出为多相位的信号,为减小串扰,须保证相邻走线之间至少有5m距离,且相邻信号之间的相位差为450。版图中所有的电源线接一起,所有的地线接一起,电源线和地线交叠,形成电源到地之间的交叠电容,减小了电源噪声。图5芯片照片此芯片已于2003年12月经过台湾TSMC0.18mCMOS工艺成功流片。2004年3月在东南大学射频与光电集成电路研究所测试实验室完成测试。芯片用2.3V电源供电,包括输出匹配电路在内的总功耗为135mW。VCO自由振荡频率为5.81GHz。VCO输出信号的频谱曲线如图6所示,在偏离中心频率1处的相位噪声为-101.62dBc/Hz。对控制电压-振荡频率的采样点进行拟合,图6输出频谱PN=-101.62dBc/Hz5MHz得到压控特性曲线如图7所示。图7压控特性曲线4结论采用0.18mCMOS工艺实现了中心频率为5.81GHz的压控振荡器的设计。测试得到的该压控振荡器在偏离中心频率1处的相位噪声为-101.62dBc/Hz。振荡器调谐范围为200MHz,核心功耗为25mW。振荡器的中心频率偏高的主要原因是,在电路模拟中,考虑到寄生参数和工艺误差的影响,适当提高了模拟的自由振荡频率。测试结果也表明,采用此结构的方案一方面可以获得多相位的时钟输出,另一方面可获得较好的相位噪声性能。此芯片对于实现STM-64级别,即10Gb/s光纤通信用超高速集成电路具有积极意义。参考文献:1JafarSavoj,BehzadRazavi.A10-Gb/sCMOSClockandDataRecoveryCircuitwithaHalf-RateBinaryPhase/Fre-quencyDetectorJ.IEEEJournalofSolid-StateCir-cuits,January2003.2Chang,Jae-Hongetal,ANew6GHzfullyintegratedLowPowerLowNoiseCMOSLCQuadrat