FM信号的FPGA实现.doc

FM 信号的 FPGA 实现报告 西安邮电大学西安邮电大学 通信与信息工程学院通信与信息工程学院 FMFM 信号的信号的 FPGAFPGA 实现报告实现报告 专业班级 专业班级 学生姓名 学生姓名 学号学号 班内序号班内序号 年年 月月 日日 实验总成绩 实验总成绩 报报告告份份数数 摘 要 I 摘摘 要要 FPGA Field Programmable Gate Array 即现场可编程逻辑门阵列 是一个含有可编 辑元件的半导体设备 可供使用者现场程序化的逻辑门阵列元件 它被作为专用集成电路 ASIC 领域中的一种半定制电路而出现 DDS 直接数字式频率合成器 同 DSP 数字信号处理 一样 是一项关键的数字化技 术 广泛使用在电信与电子仪器领域 是实现设备全数字化的一个关键技术 信号源中采用 DDS 技术在当前的测试测量行业已经逐渐称为一种主流的做法 本课题 就是在 DDS 的基础上 以 FPGA 为主要硬件 同时利用 VHDL 汇编语言 采用直接数字 频率合成技术以及嵌入式锁相环相结合的方式 开发出一种具有数字调制功能的 FM 信号 发生器 并在试验箱上予以实现 关键词 关键词 FPGA DDS 频率合成 锁相环 ABSTRACT FPGA Field Programmable Gate Array i e Field Programmable logic Gate Array FPGA is a contains editable element semiconductor equipment available to the user scene programmed logic Gate Array element It after being as application specific integrated circuit ASIC in the field of a half a custom circuit DDS with DSP digital signal processing digital technology is a key and widely used in the field of telecommunications and electronic instruments is one of the key technologies to realize fully digital equipment Signal source using DDS technology in the current test and measurement in the industry has become known as a mainstream approach This topic is based on the DDS to the FPGA as the main hardware at the same time using VHDL assembly language USES the direct digital frequency synthesis technology and the way of combining embedded phase locked loop has developed a digital modulation function of FM signal generator and on the test chamber Keyword FPGA DDS Frequency synthesis Phase locked loop 目 录 目目 录录 摘要 I ABSTRACT I 1 绪论 1 1 1 课题背景 1 1 2 课题研究的目的和意义 1 1 3 国内外发展现状 2 2 FM 信号发生系统 3 2 1 信号发生器原理 3 2 2 相位偏移控制 4 2 3 FM 信号 5 3 FM 信号的 FPGA 数字信号设计 6 3 1 基于 FPGA 的数字信号设计 6 3 2 FM 信号的 FPGA 设计 7 4 软件模块及仿真结果 8 4 1 主控制模块 8 4 2 波形产生及仿真结果 8 4 2 1 方波数据产生及仿真 8 4 2 2 三角波数据产生及仿真 9 4 2 3 锯齿波数据产生及仿真 10 4 2 4 正弦波数据产生及仿真 11 总结 12 参考文献 13 绪 论 1 1 1 绪绪 论论 1 11 1 课题背景课题背景 FPGA Field Programmable Gate Array 即现场可编程逻辑门阵列 是一个含有可编 辑元件的半导体设备 可供使用者现场程序化的逻辑门阵列元件 它是在 PAL GAL CPLD 等可编程器件的基础上进一步发展的产物 因被作为专用集成电路 ASIC 领域中的一种半定制电路而出现 它既解决了定制电路的不足 又克服了原有可 编程器件门电路数有限的缺点 FPGA 一般来说比 ASIC 的速度要慢 无法完成复杂的设计 但是功耗较低 可以快速成品 可以被修改来改正程序中的错误和更便宜的造价 厂商也 可能会提供便宜的但是编辑能力差的 FPGA 因为这些芯片有比较差的可编辑能力 所以 这些设计的开发是在普通的 FPGA 上完成的 然后将设计转移到一个类似于 ASIC 的芯片上 另外一种方法是用 CPLD 复杂可编程逻辑器件备 FPGA 现场可编程逻辑器件 产品的 应用领域已经从原来的通信扩展到消费电子 汽车电子 工业控制 测试测量等广泛的领 域 而应用的变化也使 FPGA 产品近几年的演进趋势越来越明显 一方面 FPGA 供应商致 力于采用当前最先进的工艺来提升产品的性能 降低产品的成本 另一方面 越来越多的 通用 IP 知识产权 或客户定制 IP 被引入 FPGA 中 以满足客户产品快速上市的要求 此 外 FPGA 企业都在大力降低产品的功耗 满足业界越来越苛刻的低功耗需求 DDS 同 DSP 数字信号处理 一样 是一项关键的数字化技术 DDS 是直接数字式 频率合成器 Direct Digital Synthesizer 的英文缩写 与传统的频率合成器相比 DDS 具 有低成本 低功耗 高分辨率和快速转换时间等优点 广泛使用在电信与电子仪器领域 是实现设备全数字化的一个关键技术 在各行各业的测试应用中 信号源扮演着极为重要 的作用 但信号源具有许多不同的类型 不同类型的信号源在功能和特性上各不相同 分 别适用于许多不同的应用 目前 最常见的信号源类型包括任意波形发生器 函数发生器 RF 信号源 以及基本的模拟输出模块 信号源中采用 DDS 技术在当前的测试测量行业已 经逐渐称为一种主流的做法 1 21 2 课题研究的目的和意义课题研究的目的和意义 在电子 通信等领域 高精度 宽频率范围的信号源有着广泛的应用 一般的信号源 设计都采用频率合成技术 许多公司开发了专用 DDS 芯片 用 FPGA 实现 DDS 信号比采 用专用 DDS 芯片更为灵活 而且性价比也更高 只需改变 FPGA 中 ROM 内的数据和控制 参数 DDS 就可以产生任意波形并且有着较高的分辨率 输出信号的幅度 相位 频率都 绪 论 2 可以灵活改变 操作比较简单 由于 DDS 合成频率比较低且输出频谱杂乱无章 很大程度上限制了它的应用 锁相环 Phase locked loop 简写 PLL 则具有频带宽 工作效率高和频谱质量好等优点 但频谱 分辨率 频率建立时间等方面远远不及 DDS Cyclone 系列 FPGA 中嵌有 PLL 这位二者的 结合提供了条件 把 DDS 和 PLL 技术结合起来 根据通信中的调频原理 在 FPGA 中设计和 实现 FM 信号发生器 采用多级流水线的结构 使其具有更高的频率分辨率 更快的信号建 立时间 以及低噪声 宽输出频率范围等性能 1 31 3 国内外发展现状国内外发展现状 采用可变时钟和计数器寻址波形存储器的任意波形发生器在一段时期内曾得到广泛的 应用 其取样时钟频率较高且可调节 然而这种波形发生器对硬件要求比较高 需要高性 能的锁相环和截止频率可调的低通滤波器 且频率分辨率低 频率切换速度较慢 已经逐 步退出市场 目前市场上的数字信号发生器主要采用直接数字合成 Direct Digital Synthesuzer DDS 技术 这种波形发生器不仅可以产生可变频的载频信号 各种调制信号 同时还能和计算机配合产生用户自定义的有限带宽的任意信号 可以为多领域的测试提供 宽带宽 高分辨率的测试信号 从目前发展状况来看 国外数字信号发生器的研制和生产技术已经较为成熟 以安捷 伦 Agilent 和泰克 Tektronix 为代表的国际电子测量仪器公司在此领域进行了卓有 成效的研究和开发 其产品无论在技术上还是市场占有率方面在国际上都享有盛誉 但其 价格也相当昂贵 高端型号每台价格都在几万美金左右 低端的也要几万人民币 Tektronix 公司的独立结构任意波形发生器 AFG3000 系列功能完善 人机界面友好 操作 方便 可以以多种方式连接到 PC 机上 其最高采样率能达到 2GS s 输出正弦信号最高频 率为 240MHz 任意波频率最高能达到 50MHz 并配备的强大的波形编辑软件 ArbExpress 用户可以方便地创建和编辑自己的波形 Agilent 公司的 PXI 模块任意波形发生器采样率 已经能达到 1 25GS s 最高输出频率 500MHz 我国研制任意波形发生器是从上世纪 90 年 代开始的 近年来有一批本土厂商奋起直追 取得了可喜的成果 例如南京盛普科技电子 有限公司的 SPF120 型信号发生器的主波输出频率达到了 120MHz 任意波最高频率为 100KHz 北京普源精电科技有限公司 RIGOL 生产的 DG1000 2000 3000 系列任意波形发 生器 在性能上已经大略相当于国外中低端产品 本课题的主要研究内容是参考直接数字频率合成原理 DDS 技术 利用 Quartus II 软件作为平台 VHDL 语言作为开发语言 基于 FPGA 配合相应外围电路实现一个数字信号 发生器 其电路结构简单 容易扩展 具有极大的灵活性和方便性 实现了产生频率 幅 度可调的正弦波 三角波 方波 锯齿波信号的信号发生器 FM 信号发生系统 3 2 2 FMFM 信号发生系统信号发生系统 2 12 1 信号发生器原理信号发生器原理 直接数字合成 Direct Digital Synthesizer 简称 DDS 是一种数字电子方式 它从 一个单一 或混合 的频率源中产生任意波形和频率 一个基本的 DDS 电路包括电子控制器 随机访问存储器 RAM 频率参考源 通常是 晶振 计数器和数模转换器 DAC 要使 DDS 系统工作需要两个操作阶段 我们称之为 编程和运行 DDS 与大多数的数字信号处理技术一 样 它的基础仍然是奈奎斯特采定理 奈 奎斯特采样定理是任何模拟信号进行数字 化处理的基础 它描述的是一个带限的模 拟信号经抽样变成离散序列后可不可以由 这些离散序列恢复出原始模拟信号的问题 奈奎斯特采样定理告诉我们 当抽样频率大于或者等于模拟信号最高频率的两倍时 可以由抽样得到的离散序列无失真地恢复出原始模拟信号 只不过在 DDS 技术中 这个过 程被颠倒过来了 DDS 不是对模拟信号进行抽样 而是一个假定抽样过程已经发生且抽样 值已经量化完成 如何通过某种方法把已经量化的数值重建原始信号的问题 DDS 电路一般由参考时钟 相位累加器 波形存通滤波器 LPF 组成 其结构如下 图 2 1 DDS 基本结构框图 FM 信号发生系统 4 其中 fc 为参考时钟频率 K 为频率控制字 N 为相位累加器位数 A 为波形存储器地址位 数 D 为波形存储器的数据位字长和 D A 转换器位数 每一个取样时钟相位累加器都会对 频率控制字 K 进行累加 相位累加器的高位输出作为波形 ROM 的地址 从而实现了波形相 位到幅值的转换 波形数据经 DAC 转换的到阶梯状的信号 通过滤波器输出相对平滑的波 形 如果相位累加器的长度为 N 位 时钟脉冲频率为fc 控制字为 K 这时可得 DDS 的输 出频率为 2 1 由公式 2 1 可以看出 相位累加器的长度 N 决定了累加器输出数字阶梯波的频率精度 而且 N 越大 得到波形的频率精度就越高 另 K 1 即可得到 DDS 的频率分辨率 2 2 由 DDS 的结构可以看出 DDS 输出信号的频率分辨率是由相位累加器的位数 N 决定 相 位分辨率由 ROM 的寻址位数决定 而幅值分辨率是由 DAC 的数据位数所决定 它具有频率分辨率高 输出频点多 频率切换速度快且相位连续 可输出宽带正交信号 输出相位噪声低 可以产生任意波形 全数字化实现 便于集成 体积小 重量轻等优点 在各行各业的测试应用中 信号源扮演着极为重要的作用 但信号源具有许多不同的类型 不同类型的信号源在功能和特性上各不相同 分别适用于许多不同的应用 目前 最常见 的信号源类型包括任意波形发生器 函数发生器 RF 信号源 以及基本的模拟输出模块 信号源中采用 DDS 技术在当前的测试测量行业已经逐渐称为一种主流的做法 2 22 2 相位偏移控制相位偏移控制 由相位累加器送出的相位 地址 经过查表进行从相位到幅度的转换就可以得到需要 的正弦波 若在相位累加器的输出相位上加上一个小的数值 那么查表后得到的数据也会 相应的超前 也就数说此时的输出波形的相位会相对于原来的波形超前 而且这个超前的 相位值应该是和在相位加法器输出相位上加的数值成正比 设相位累加器输出的相位是 n 位 当在当前相位累加器输出的相位上叠加一个大小为 p 的数值后 现在输出波形的相位相对于先前的相位就超前 P 即 2 3 FM 信号发生系统 5 2 32 3 FMFM 信号信号 FM 信号即频率调制信号 它的特点是载波的频率会随调制信号的幅度变化而发生相应 的偏移 设调制信号为 2 4 载波信号为 2 5 则调频信号可以表示为 2 6 但是实际上这样做起来会十分复杂 根据前面的正弦波发生原理 输出正弦波的频率 是由频率控制字来决定 而且输出频率是随频率控制字的变化做线性变化 所以将调制信 号直接作用于频率控制字就可以输出调频信号 设在没有调制信号的时候频率控制字为 K K0 当输入调制信号后就可得到 2 7 在实际的正弦波发生器中产生的正弦波 r t 的变化范围是 0 到 2n n 为 ROM 中存储的数据 位数 所以可得到 2 8 其中调制信号 r t 必须由另外的独立的电路来产生 FPGA 数字信号设计方法 6 3 FPGAFPGA 数字信号设计方法数字信号设计方法 3 13 1 基于基于 FPGAFPGA 的数字信号设计的数字信号设计 分频器 FPGA 部分 系 统 控 制 器 时钟 复位 波形 调幅 调频 正弦波 三角波 方波 锯齿波 波 形 D A 转 换 滤波 输出 图 3 1 该数字信号发生器系统主要由输入部分 FPGA 部分 D A 转换部分 频率 幅值调节 和波形转换部分组成 如图 3 1 所示 并且 FPGA 部分有三种方案可供选择 方案 1 采用 DDS 直接数字频率合成器 来设计 设计总体框图如下图 3 2 所示 在 设计界里众所周知 DDS 器件采用高速数字电路和高速 D A 转换技术 具有频率转换时间 短 频率分辨率高 频率稳定度高 输出信号频率和相位可快速程控切换等优点 所以 我们可以利用 DDS 具有很好的相位控制和幅度控制功能 另外其数据采样功能也是极具精 确和完善的 它可以产生较为精确的任何有规则波形信号 可以实现对信号进行全数字式 调制 相位累加 器 ROMD A 转换 低通滤 波 频率控制字信号输出 时钟 图 3 2 FM 信号的 FPGA 设计 10 方案 2 采用震荡器频率合成方案 具体方案如下 首先通过频率合成技术产生所 需要频率的方波 通过积分电路就可以得到同频率的三角波 再经过滤波器就可以得到正 弦波 其优点是工作频率可望做得很高 也可以达到很高的频率分辨率 缺点是使用的滤 波器要求通带可变 实现很难 高低频率比不可能做得很高 方案 3 采用 VHDL 语言来编程 然后下载文件到 FPGA 来实现 VHDL 语言是电子设计 领域的主流硬件描述语言 具有很强的电路描述和建模能力 能从多个层次对数字系统进行 建模和描述 从而大大降低了硬件设计任务 提高了设计效率和可靠性 要比模拟电路快得 多 但是 VHDL 语言语法严格 显呆板 熟悉时间长 不够灵活 适合新手来使用 由上述三个方案对比 此次实验中 我们选择第三个方案 3 23 2 FMFM 信号的信号的 FPGAFPGA 设计设计 如图4所示为FM信号发生器在FPGA中实现的框图 频率控制字A控制调制信号频率 B控 制载波的中心频率 相位累加器如图5所示 它由加法器和寄存器组成 整个系统中的组合 逻辑都要用流水线结构 也就是把一个大的组合逻辑分解成若干小的组合逻辑与寄存器 以此来保证系统速度 总的调制原理就是 用周期变化的调制信号作用于控制载波频率的 相位累加器B原本固定的步长 使总的步长产生周期性变化 从而实现载波频率在中心频率 附近的周期变化 得到FM信号 实验结果及仿真 11 4 4 软件模块及仿真结果 软件模块及仿真结果 4 14 1 主控制模块主控制模块 主控制模块完成了频率调节 幅度调节和波形选择三个控制功能 图是用 Quartus 4 1 生成的主程序结构框图 其中 CLK 为标准频率 50M 输入 RST 为系统复位键 VADD VDEC 为调节输出幅度的二个按键 使用方法是当按下 VADD 时幅度会每隔一秒递增一次 直到最 大幅度 当按下 VDEC 时幅度会每隔一秒递减一次 直到最小幅度 PADD PDEC 为调节输 出频率的二个按键 使用方法是当按下 PVADD 时频率会每隔一秒递增一次 直到最大频率 当按下 PDEC 时频率会每隔一秒递减一次 直到最小频率 SEL 为波形选择键 当按下 SEL 键时系统每隔一秒在方波 三角波 正弦波 锯齿波四种波形循环切换 CNT 为 FPGA 产生 的 8 位数字波形数据信号 具体框图如图 4 1 所示 CLK RST VADD VDEC PADD PDEC SEL CNT 7 0 SUN inst 图 4 1 主程序结构框图 4 24 2 波形产生波形产生及仿真结果及仿真结果 4 2 14 2 1 方波数据产生及仿真方波数据产生及仿真 方波产生方法是由主控制模块提供方波频率和幅度 按照主控制模块的频率产生 0 和主控提供的幅度值 将这些数据直按送入 DAC 就能得到所需方波信号 产生框图如图 4 2 所示 CLK 为主控模块提供的频率信号 RST 为复位键 DIN 为主控模块提供幅度信号 DOUT 为产生的波型数据信号 总 结 12 CLK RST DIN 7 0 DOUT 7 0 FOUT inst 图 4 2 方波数据产生结构框图 方波信号仿真 因为幅度和频率调节不好仿真 下图为频率和幅度恒定的波形仿真图 形 其中 CLK 为基准频率输入 RST 为复位键 低电平复位 其他的输入为调节键 CNT 为 数字方波数据 仿真如图 4 3 所示 图 4 3 方波信号仿真 4 2 24 2 2 三角波数据产生及仿真三角波数据产生及仿真 三角波产生方法是由主控制模块提供波型频率和幅度 按照主控制模块的频率产生由 0 自加到主控模块提供的幅度值然后再自减到 0 这些数据直按送入 DAC 就能得到所需三角 波信号 产生框图如图 4 4 所示 CLK 为主控模块提供的频率信号 RST 为复位键 DIN 为 主控模块提供幅度信号 DOUT 为产生的波型数据信号 CLK RST DIN 7 0 DOUT 7 0 SOUT inst3 图 4 4 三角波数据产生结构框图 三角波信号仿真 因为幅度和频率调节不好仿真 下图为频率和幅度恒定的波形仿真 图形 其中 CLK 为基准频率输入 RST 为复位键 低电平复位 其他的输入为调节键 CNT 为数字三角波数据 仿真如图 4 5 所示 实验结果及仿真 11 图 4 5 三角波信号仿真 4 2 34 2 3 锯齿波数据产生及仿真锯齿波数据产生及仿真 锯齿波产生方法是由主控制模块提供波型频率和幅度 按照主控制模块的频率产生由 0 自加到主控模块提供的幅度值然后到跳到 0 再自加 这些数据直按送入 DAC 就能得到所 需锯齿波信号 产生框图如图 4 6 所示 CLK 为主控模块提供的频率信号 RST 为复位键 DIN 为主控模块提供幅度信号 DOUT 为产生的波型数据信号 CLK RST DIN 7 0 DOUT 7 0 JOUT inst1 图 4 6 锯齿波数据产生结构框图 锯齿波信号仿真 由于锯齿波信号与三角波信号仿真前面的数据相同 所以下面仿真 截图为仿真后面的数据 由于幅度和频率调节不好仿真 下图为频率和幅度恒定的波形仿 真图形 其中 CLK 为基准频率输入 RST 为复位键 低电平复位 其他的输入为调节键 CNT 为数字锯齿波数据 仿真如图 4 7 所示 图 4 7 锯齿波信号仿真 4 2 44 2 4 正弦波数据产生及仿真正弦波数据产生及仿真 正弦波产生方法是由主控制模块提供波型频率 按照主控制模块的频率依次从 64 个已 写好的正弦数据中取值 然后这些数据直按送入 DAC 就能得到所需正弦波信号 因为 64 个 总 结 12 数据已经固定 所发正弦波不好调幅 产生框图如图 CLK 为主控模块提供的频