数字逻辑复习题.doc

第一章习题一、填空题1（11001.01）2等值的八进制数为（ ）8；等值的十六进制数为（ ）16=（ ）102（27.5）10=（ ）8421BCD3（255）10等值的二进制数为（ ）2=（ ）8421BCD4（10111.011）2等值的十进制数为（ ）105（465.43）8等值的十进制数为（ ）106（8E.D）16等值的十进制数为（ ）107（1101011.1101）2等值的八进制数为（ ）8；等值的十六进制数为（ ）168（57.83）10等值的二进制数为（ ）29（78.8）16等值的十进制数为（ ）1010（0.375）10等值的二进制数为（ ）2二、排大小顺序1请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100101）2；（A4）16_2请将下列各数按从大到小的顺序依次排列：（124）8；（87）10；（1010101）2；（56）16_3请将下列各数按从大到小的顺序依次排列：（353）8；（1000110111）8421BCD；（11101100）2；（EA）16_4请将下列各数按从大到小的顺序依次排列：（0.5）8；（0.55）10；（0.11）2；（0.8）16_5请将下列各数按从大到小的顺序依次排列：（12.1）8；（11.1）10；（1010.1）2；（10.8）16_6请将下列各数按从大到小的顺序依次排列：（175）8；（100100111）8421BCD；（10000000）2；（7E）16_7请将下列各数按从大到小的顺序依次排列：（15）8；（15）10；（1100）2；（0E）16_8请将下列各数按从大到小的顺序依次排列：（0.1）8；（0.1）10；（0.1）2；（0.1）16_9请将下列各数按从小到大的顺序依次排列：（174）8；（100100110）8421BCD；（1111111）2；（7D）16_10请将下列各数按从小到大的顺序依次排列：（21）8；（16）10；（10010）2；（13）16_三、多项选择题1从下列数中找出与（0.5）10等值的数。A. （0.1）2 B. （0.4）8 C. （0.8）16 D.（0.0101）8421BCD2从下列数中找出与（128）10等值的数。A. （80）16 B. （10000000）2 C. （198）8 D.（10101000）8421BCD3从下列数中找出与（10.5）10等值的数。A. （12.4）8 B. （A.8）16 C. （1010.1）2 D.以上都不是4从下列数中找出与（0.375）10等值的数。A. （0.01）2 B. （0.5）8 C. （0.4）16 D. 以上都不是5从下列数中找出与（127）8等值的数。A. （87）10 B. （1010111）2 C. （57）16 D. （10000111）8421BCD6从下列数中找出与（0.5）8等值的数。A. （0.011）2 B. （0.375）10 C. （0.6）16 D. （0.11111101）8421BCD7从下列数中找出与（32.4）8等值的数。A. （30.5）10 B. （2A.4）16 C. （100000.1）2 D. 以上都不是8从下列数中找出与（34）16等值的数。A. （52）10 B. （64）8 C. （110100）2 D. （1010010）8421BCD9从下列数中找出与（0.8）16等值的数。A. （0.5）10 B. （0.5）8 C. （0.1）2 D. 以上都不是10从下列数中找出与（4AF）16等值的数。A. （433）10 B. （2257）8 C. （10010101110）2 D. 以上都不是四、简答题1二进制数和十六进制数的关系是什么？2. 二进制数和八进制数的关系是什么？3 什么是BCD码？什么是有权码、无权码？第二章习题一、选择题1已知逻辑函数 F =AB +CD，选出下列可以肯定使 F =1 的状态是（ ）。A. A =0，BC =0，D =0 B. A =0，BD =0，C =0C. AB =1，C =0，D =0 D. AC =1，B =02（共连续 2 005 个 1），1111（共连续2 005个1）的结果是（ ）。A. 0，0 B. 1，0 C. 0，1 D. 1，13若已知 XYYZYZ=XYZ，判断等式(X+Y)(Y+Z)(Y+Z)=(X+Y)Z 成立的最简单方法是依据以下哪种规则： A. 代入规则 B. 对偶规则 C. 反演规则 D. 互补规则4以下的说法中，（ ）是正确的？ A. 一个逻辑函数全部最小项之和恒等于 0。 B. 一个逻辑函数全部最大项之和恒等于 0。 C. 一个逻辑函数全部最小项之积恒等于 1。 D. 一个逻辑函数全部最大项之积恒等于 0。5逻辑函数F（A，B，C）=m（1，2，3，6），G（A，B，C）=m（0，2，3，4，5，7），则F和G相与的结果为（ ）。Am2+m3 B. 1 C. D. 06逻辑函数和G=AB满足关系（ ）。AF= B. F=G C. F= D. 7在逻辑函数的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说 明化简后（ ）。A乘积项个数越少 B实现该功能的门电路少 C乘积项含因子少 D以上都不是8已知某电路的真值如下表所示，该电路的逻辑表达式是（ ）。AY=C B. Y=ABC C. Y= D.Y=AB+CA B CF10 0 000 0 110 1 000 1 111 0 001 0 111 1 011 1 119函数与的关系为（ ）。A 互为反函数 B. 互为对偶式 C. 相等 D. 以上都不正确10在数字电路中，逻辑变量的值只有（ ）个。A个 B2个 C3个 D4个二、填空题1写出下列二进制数的原码、补码和反码。（1）（ +1011）B的原码为_；补码为_；反码为_。（2）（ +00110）B的原码为_；补码为_；反码为_。（3）（ -1101）B的原码为_；补码为_；反码为_。（4）（ -00101）B的原码为_；补码为_；反码为_。2逻辑函数F=A+BC的标准与或式为F（A，B，C）=m（_）。3逻辑函数的标准与或式为L（A，B，C）=m（_）。4逻辑函数的标准与或式为F（A，B，C）=m（_）。5逻辑函数F（A，B，C）=（A+B）（A+C）（B+C）的标准或与式为F（A，B，C）=（_）。6逻辑函数的标准或与式为F=（_）。7逻辑函数的标准或与式为F=（_）。8若某逻辑函数的最小项表达式为F（A，B，C）=m（0，1，2，7），则它的反函数的最大项表达式为=（_）。9若某逻辑函数的最小项表达式为F（A，B，C，D）=m（0，2，4，6，8，10，12，14），则它的最大项表达式为F=（_）。10若某逻辑函数的最大项表达式为F（A，B，C）=（0，2，4，6），则它的反函数的最小项表达式为=m（_）。三、解答题1.应用反演规则求下列函数的反函数。（1）（2）2求下列函数的对偶式。（1）（2）3 求函数的对偶式F*。4 求函数的对偶式。5 应用反演规则求函数的反函数。6 一个四变量函数的最小值表达式是： F = m (1,3,7,9,14,15)，它的对偶函数用最大项表达式应如何表示？7使用对偶规则，将下列或与式化为最简或-与表达式。（1）（2）解：使用对偶规则，卡诺图如下： 使用对偶规则：8将下面的四变量函数用卡诺图法化简为最简与或式。（1）（2） F2(A,B,C,D)=m(1,7,9,10,11,12,13,15) 9 用卡诺图法化简逻辑函数F（A,B,C,D）=m（2,3,4,5,6,7,12,13）+d（10,11,14,15）10将下列函数化为最简与或非式。（1）F1（A,B,C,D）=m（3,5,7,8,12）+d（0,1,10,11,14,15）（2） 且 四、简答题：1 什么是 8421BCD 编码？8421BCD 码与二进制数之间有何区别？2 逻辑代数中有几种基本运算？其中与运算、或运算同二进制数的乘法和加法算术运算规律比较有何区别？3. 设 A、B、C 为逻辑变量。若 A +B =A +C，问 B =C 吗？为什么？若 AB =AC，问 B =C 吗？为什么？若 A +B =A +C 且 AB =AC，问 B =C 吗？为什么？4 逻辑函数有几种表示方法？它们之间如何相互转换？5 最小项的逻辑相邻的含义是什么？在卡诺图中是怎样体现的？6. 试总结并说出（1）由真值表写逻辑函数式的方法。（2） 由函数式列真值表的方法。（3） 从逻辑图写逻辑函数式的方法。（4） 从逻辑函数式画逻辑图的方法。（5） 卡诺图的绘制方法。（6） 利用卡诺图化简函数式的方法。第三章习题一、填空题1 TTL 与非门输入端采用多发射极管的主要作用是_。2 TTL 与非门多余输入端的处理方法是_。3. TTL 或非门多余输入端的处理方法是_。4TTL 与非门输出端采用推拉式输出的主要作用是_。5. TTL 与非门的灌电流负载发生在输出_电平情况下，负载电流越大，则输出电平越_。6门电路输入端个数称为门的_系数，门电路带同类门数量的多少称为门的_系数。7 TTL 三态门的三种可能的输出状态分别是_、_、和_。8在 TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路有_，能实现总线连接方式的门电路有_。9CMOS 门电路与 TTL 门电路相比最大的优点是_。10用工作速度来评价 TTL和CMOS 集成电路，速度快的集成电路为_。二、选择题1 TTL与非门的噪声容限用V NT表示，CMOS与非门的噪声容限用VNC表示，在VCC=VDD条件下，你认为( ) 。 A. VNT=V NC B. VNTVNC 2 一个三输入 TTL或非门，有两个输入端分别接 A和B，另一个输入端经 10k电阻接地，该或非门的输出( ) 。A. 为0 B.为 1 C.为 A十B 3一个三输入CMOS或非门，有两个输入端分别接 A和B，另一个输入端经10k电阻接地，该或非门的输出( ) 。 A. 为低电平 B. 为 C. 没有输出 4 能够传输模拟信号的是( )。A.三态门 B. OC门 C. CMOS传输门 5可以与总线相接的逻辑门是( )。 A.OC门 B. OD门 C. CMOS三态门 6 可以实现线与的逻辑门是( ) 。A. OC门 B.三态门 C.传输门 三、简答题1 TTL 标准与非门电路由哪几部分组成？2. TTL 与非门的电压传输特性说明什么问题？从特性曲线上可以得到 UOH、UOL、UIH和 UIL等参数，这些参数代表什么意义？3 TTL 电路实现线与逻辑功能可以采用集电极开路门和三态门，说明其原理。4 抗饱和 TTL 电路为什么可以提高开关速度？5 CMOS 门电路与 TTL 门电路相比有哪些优点？6 CMOS 门电路不使用的输入端不允许悬空，为什么？7 当 TTL 门电路驱动 CMOS 门电路时，是否需要增加接口电路？为什么？8 为什么说电压、电流参数是门电路之间实现正确连接的主要参数？四、应用题1二极管限幅电路如下图（a）、（b）所示，已知E=6V，输入信号电压，二极管的正向电压可以忽略不计，试分别画出输出电压Vo的波形。2.二极管双限限幅电路如下图所示，若输入信号电压，二极管的正向电压可以忽略不计，试分别画出输出电压Vo的波形。VOVIVOVI3在下图所示电路中，如果R1=4.3，R2=16，RC=1.5，VCC=12V，VBB=8V，VC1=5V，输入信号VI的高电平为5.5V，低电平为0.3V，试问：（1）当半导体三极管=30时，三极管能否可靠地饱和与截止？（2） 为了保证半导体三极管在输入信号为高电平时能可靠饱和，三极管的值最小应为多少？（3）为了保证半导体三极管在输入信号为低电平时能可靠截止，VBB的最低值应为多少？RCR1R2-VBBVCCVC1VIVO4如下图所示电路。已知G1、G2均为 TTL与非门，其输出高电平VOH=3.6V，输出低电平VOL=0.3V，最大允许拉电流IHM=400A，最大允许灌电流ILM=10mA；三极管工作在开关状态，导通时VBE=0.7V，饱和时VCES=0.3V，=40；发光二极管导通压降VD=2V，发光时正向电流ID=510mA。试问：（1）G1、G2工作在什么状态时发光二极管可能发光？（2） 三极管的集电极电阻 RC的取值范围有多大？（3） 若 RC=300，则基极电阻RB的取值范围有多大？ 5测试电路如下图所示，电压表使用5V量程，内阻为20K/V，试说明 TTL与非门输入端 B 在下列情况下电压表所测得的输入端A 的电压值各为多少。（1） A端悬空。（2） A端接低电平0.3V。（3） A端接高电平3.2V。（4） A端经51电阻接地。（5）A端经51K电阻接地。第四章习题1试分析下图所示逻辑电路所具有的逻辑功能。，这是一个异或逻辑电路。2试分析下图所示逻辑电路所具有的逻辑功能。，列出真值表，可知该电路是一个奇偶校验电路，当三个输入中有奇数个1时，输出F为1。3 试用与非门设计三变量表决电路。4 试用基本门电路设计一个比较1位二进制数值的组合逻辑电路，对不同比较结果，用相应输出来指示。5 试用8选1数据选择器实现逻辑函数。6 试用4选1数据选择器实现逻辑函数。7 试用8选1数据选择器实现五变量逻辑函数：F (A，B，C，D，E）=m（2，4，8，9，12，15，20，22，23，25，28，31）。要求将CDE作为数据选择输入（A2、A1、A0），AB作为数据输入。8 试用3-8译码器实现全加器。9试分析下图所示电路在什么输入情况下，存在竞争冒险。电路应如何修改以克服这些竞争冒险现象。10分析下图所示电路，写出当S1、S2分别为00、01、10和11时，电路的输出表达式。第五章习题1基本RS触发器如图53（a）所示，若输入信号S、R的波形如图（b），试对应画出输出Q和Q端的波形。 （a） （b） 图53 2 钟控RS触发器如图54（a）所示，若输入信号S、R的波形如图（b），试对应画出输出Q和Q端的波形。设触发器的初始状态Q=0、Q=1。 （a） 图54 3 D触发器如图55（a）所示。试根据给定的CP和D的波形见图（b），对应画出输出Q的波形。设触发器的初始状态Q=0、Q=1。 （a）图55 4 主从型JK触发器如图56（a）所示。若输入波形如图（b），试对应画出输出端Q的波形。设触发器的初始状态为0。 （a） 图56 5 触发器电路如图57(a) 所示，写出触发器输出端Q 的表达式并根据图（b）给定的CP波形，对应画出各输出端Q的波形。设各触发器的初始状态均为0。（a） （b） 图57 6 触发器电路如图58 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。解： （a） (b) 图58 7 触发器电路如图4.7 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 （a） （b）图4.78 触发器电路如图4.8(a) 所示，写出触发器输出Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 （a） (b)图4.89 触发器电路如图4.9 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 (a)第六章习题1 分析图6.4电路的逻辑功能，写出方程式，列出状态表，画出状态图，说明功能。图6.42 分析图66电路，说明功能。 图66 3 试用JK触发器设计一个同步五进制减法计数器。4 由 4位同步二进制计数器T4161组成的电路如图613所示，T4161的功能参见表 6.2。（1）当预置数输入端D3D2D1D0分别为0000和0110时，计数器的计数进制各为多少？（2）画出两种情况下的状态转换图。图6135 十进制计数器T4160构成的计数器电路如图615 所示。T4160的功能参见表62。（1）分析该电路是几进制计数器，画出状态转换图；（2）若改用复位法，电路该如何连接，画出连线图。图615 6 试用四位二进制计数器T4161（1） 用置位法构成十进制加法计数器，其状态转换图见图6. 18（a）；（2） 用复位法构成六进制加法计数器，其状态转换图见图6. 18（b）。 T4161的功能参见表62，外部引线排列见图6. 19。 （a） （b）图 6. 18图6. 197 试用四位二进制加法计数器T4161实现八进制加法计数器（置位法），其状态转换图见图 621所示。74LS4161的功能见表62、框图参见图619所示。 8电路如图623 所示。分别画出当M=0和M=1时与CP信号对应的Q0、Q1、Q2、Q3和Y各点的电压波形（T4190的功能见表63）。 图6239 十进制计数器T4160构成的计数器电路如图4. 10所示。T4160的功能见表4. 10。（1）分析该电路是几进制计数器，画出状态转换图；（2）若改用复位法，电路该如何连接，画出连线图。表4.10CPRD LDS1 S2 工作状态图4. 10 0 1 0 1 1 1 1 1 1 0 1 01 1 清 零 预置数保持(包括C)保持(C0) 计 数10 电路如图4.11所示。3线-8线译码器的功能表达式参见式45，十进制计数器的功能参见表410。（1）说明虚线框内的电路为几进制计数器，画出状态转换图；（2）说明整个电路实现什么功能。图4.11数字逻辑复习题一 选择题1逻辑表达式Y=AB可以用 ( C) 实现。 A.正或门 B.正非门 C.正与门 D.负或门2在(A)的情况下，“或非”运算的结果是逻辑 1 。 A全部输入是0 B.全部输入是1 C.任 一 输入为0，其他输入为1 D.任 一 输入为13CMOS数字集成电路与TTL数字集成电路相比突出的优点是(A)。 A. 微功耗 B. 高速度 C. 高抗干扰能力 D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有(D)。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器5一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。 A.3 B.6 C.7 D.8 6组合逻辑电路的特点是（ B ）。 A. 输出与以前输入有关 B. 输出只由当时输入决定 C. 输出与原来输出有关 D. 输出由当时和以前输入共同决定7若在编码器中有90个编码对象，则要求输出二进制代码位数为(C)位。 A.5 B.6 C.7 D.8 8数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。 A.2路 B.全部 C.1路 D. 4路9八路数据分配器，其地址输入端有(C)个。 A.1 B.2 C.3 D.4 E.810同步计数器和异步计数器比较，同步计数器的显著优点是(A)。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制118 位移位寄存器，串行输入时经(D)个 脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.812只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容(D)。 A.全部改变 B.全部为0 C.不可预料 D.保持不变13基本的逻辑运算是（ C ）。A. 异或 B. 与非 C. 与、或、非 D. 或非14格雷码的特点是位置相邻的数码中只有（ A）。A. 一位不同 B. 二位不同 C. 高位相同，其他全不同D. 各位全不同15函数F= 的反函数是（ A ）。A. B. C. D. 16. 三极管可作为无触点开关用，当它处于截止状态时，相当于开关处于（ B ）。A. 闭合状态 B. 断开状态 C. 时断时开 D. 先断后开17. 要区分60个数符，至少需（ C ）位二进制代码。 A.4 B5 C.6 D.7 18已知全加器三个输入端 ，则其输出端 （ D ）。 A. 00 B.01 C.10 D.11 19下列电路中属于组合逻辑电路的是（ B ）。 A. 同步D触发器 B. 译码器 C. 寄存器 D. 计数器20一个8选1数据选择器的数据输入端有(D)个。 A.1 B.2 C.4 D.821同步时序电路和异步时序电路比较，其差异在于后者(B)。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关22一位8421BCD码计数器至少需要(B)个触发器。 A.3 B.4 C.5 D.1023只读存储器ROM在运行时具有(A)功能。 A.读/无写 B. 无读 /写 C.读/写 D. 无读 /无写24 (B)。 A0 B.1 C. 不定 D. 不可能得出结果25已知半加器的两个输入端 ，则其输出端的状态 （ B ）。 A.00 B.01 C.10 D. 1126四变量的卡诺图，每个小方格最多有（ C ）相邻小方格。 A.2个 B.3个 C. 4个 D.5个27 .在下列逻辑电路中，不是组合逻辑电路的有(D)。 A. 译码器 B. 编码器 C. 全加器 D. 计数器28三位二进制编码器的8个输入端 中，如果只有 是低电平，其余输入端均为高电平，则其输出状态 （ D ）。A.111 B.000 C.101 D.11029四路数据分配器，其地址输入端有(B)个。 A.1 B.2 C.3 D.4 E.830全加器有(B)个输出端。 A.1 B.2 C.3 D.431下列逻辑电路中为时序逻辑电路的是(C)。 A.译码器 B.加法器 C寄存器 D.数据选择器32随机存取存储器具有(A)功能。 A.读/写 B. 无读 /写 C.只读 D.只写33 A、0、和a的ASCII码分别是（A）A . 65 、48 和61H B . 41 、30 和61 C . 41H 、30 和61 D . 41H 、30H 和61 二、判断题（在括号中划或，然后填入下表与号对应的框中，否则不计分）1集电极开路门有高电平、低电平、高阻等状态。(x)2若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （ ）3一般TTL 门电路的输出端可以直接相连，实现线与 。 （ x ）4组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ x ）5同步时序电路具有统一的时钟 CP 控制。 （ ）6计数器的模是指构成计数器的触发器的个数。（ x ）7三态门的三种状态分别为：高电平、低电平、不高不低的电压。 （ x ）8若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ x ）9CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与 。（ ）10用数据选择器可实现时序逻辑电路。 （ x ）11编码与译码是互逆的过程。 （ ）12时序电路不含有记忆功能的器件。 （ x ）13计数器的核心元件是触发器。（ ）14若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （ ）15TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 （ ）16共阴接法的七段显示器，要用有效输出为高电平的显示译码器来驱动。 （ ）17二进制译码器相当于是一个最小项发生器，可以用其实现组合逻辑电路。 （ ）18异步时序电路的各级触发器类型不同。（ x ）19同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。 （ x ）20TTL电路可直接驱动CMOS电路。（x）21. CMOS电路可直接驱动TTL电路。 （ ）22 一个真值表可能对应多个逻辑函数表达式 ()23门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接；或门的多余端接地 ()三、填空题 数据转换部分：1(10110010.1011 )2=( 262.54 )8=( B2.B )16 (43) D=(101011) 2=(53) 8(127) D=(1111111) 2=(177) 8(254.25) D=(11111110.01) 2=(376.2) 8 (2.718) D=(10.10110111) 2=(2.54) 8 (101001) B=(0010 1011) 2=(29)16(11.01101)16=(0011.0110 1000)2=(3.68) 16(0111 1000)8421BCD= ( 1001110 ) 2= ( 78 )10习题 1.2.3 1.2.4补码部分：1. 81和+81的8位二进制补码分别为: 10101111和 010100012. 补码为 00101011和11111100对应的数分别为: 43和-4ASCII码部分：A、0、和a的ASCII码分别是（A）A . 65 、48 和61H B . 41 、30 和61 C . 41H 、30 和61 D . 41H 、30H 和613八路数据分配器，其地址输入端有 3 个。4触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。6一个8选1的数据选择器的数据输入端有_8 个。7触发器有 2 个稳态，实现九进制计数器，最少用 4 个触发器。9101 键盘的编码器输出 7 位二进制代码。第七，八章部分1 消去竞争冒险的方法有消去互补乘积项、增加乘积项以避免互补项相加、输出端并联电容等2施密特触发器可用于 波形变换、波形整形与抗干扰、幅度鉴别等3 单稳态电路可应用于定时，延时和消除噪声等4存储器2716为2K8位的EPROM，有 11 条地址线，有 8 条数据线。5存储器2732为4K8位的EPROM，有 12 条地址线，有 8 条数据线。6用2716（2K8）构成容量为（8K16）的存储器，需要8片2716。数字逻辑试卷A （闭卷）班级 学号 姓名 成绩 一单项选择题（每题1分，共10分）1表示任意两位无符号十进制数需要（ ）二进制数。A6 B7 C8 D9 2余3码10001000对应的2421码为（ ）。A01010101 B.10000101 C.10111011 D.111010113补码11000的真值是（ ）。A +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004标准或-与式是由（ ）构成的逻辑表达式。 A与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，的反函数为（ ）。A. B. C. D. 6下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。A. 与门 B. 或门C. 非门 D. 与非门7 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ ）。 图1A. 或非门 B. 与非门 C. 异或门 D. 同或门8实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。A 8 B. 9 C. 10 D. 11 9要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）。AJK=00 B. JK=01 C. JK=10 D. JK=11 10设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。A2 B. 3 C. 4 D. 5二判断题（判断各题正误，正确的在括号内记“”,错误的在括号内记“”,并在划线处改正。每题2分，共10分）1原码和补码均可实现将减法运算转化为加法运算。 （ ）2逻辑函数则。 （ ）3化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ）4并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ ）5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 ( )图2三多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1小数“0”的反码形式有（ ）。A000 ； B100 ；C011 ； D111 2逻辑函数F=AB和G=AB满足关系（ ）。A. B. C. D. 3 若逻辑函数则F和G相“与”的结果是（ ）。A B 1 C D 4设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。Ax和y同为高电平 ； B x为高电平，y为低电平 ；Cx为低电平，y为高电平 ； D x和y同为低电平.5组合逻辑电路的输出与输入的关系可用（ ）描述。A真值表 B. 流程表C逻辑表达式 D. 状态图 四 函数化简题（10分）1用代数法求函数 的最简“与-或”表达式。（4分）2 用卡诺图化简逻辑函数 F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13) 求出最简“与-或”表达式和最简“或-与”表达式。（6分）五设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。（15分）图3要求： 1填写表1所示真值表；表1ABCDWXYZABCDWXYZ00000001001000110100010101100111100010011010101111001101111011112