《数字逻辑实验指导书》(2011秋修改).doc

数字逻辑实验指导书数字逻辑实验指导书黄石理工学院计算机学院(2010春）实验一 门电路逻辑功能及测试一、 实验目的1熟悉门电路的逻辑功能2熟悉简单逻辑门电路的测试3熟悉互动型数字逻辑虚拟实验平台的操作二、实验设备和器材1互动型数字逻辑虚拟实验平台2.74LS00 2输入端四与非门1片3.74LS02 2输入端四或非门1片4. 74LS04 6反相器1片5.74LS86 2输入端四异或门1片三、实验内容1.74LS00型与非门逻辑功能测试 （1）用逻辑电平开关给门输入端A、B输入信号，用“H”或“1”表示输入高电平，用“L”或“0”表示输入低电平。（2）用发光二极管（LED）显示输出状态，当LED亮时，表示输出状态为“1”；当LED灭时，表示输出状态为“0”。（3）将结果填入下表，判断功能是否正确。74LS00&图 1-1 与非门门逻辑功能测试表1.1 与非门输入输出逻辑关系输 入 A输 入 B输 出 Y000110112.74LS86型异或门逻辑功能测试 测试方法同上，将输入端接A,B接逻辑开关，输出端Y接LED显示，将实验结果填入表中。=1图 1-2 异或门逻辑功能测试表1.1 与非门输入输出逻辑关系输 入 A输 入 B输 出 Y000110113. 74LS02或非门和74LS04反相器逻辑功能测试 同学们可以使用同上的测试方法，自己画图、制表完成74LS02或非门和74LS04反相器逻辑功能测试4.与非门信号选通 选择一组与非门，将其中一个输入端A接时钟脉冲，一一输入端B接逻辑开关，拨动逻辑开关，测输出端Y的输出状态并记录，线路如图1-3所示。AB&图 1-3 与非门信号选通实验二 组合逻辑电路一、 实验目的1学会使用异或门组成半加器、全加器2测试集成4位二进制全加器74LS83的逻辑功能二、实验设备和器材1TD-DS实验箱一台2.74LS00 2输入端四与非门1片3.74LS86 2输入端四异或门1片4.74LS83 4位二进制加法器1片二、 实验内容1. 用异或门和与非门构成半加器电路如图2-1所示，输入端接逻辑开关，输出端接逻辑电平显示，将实验结果填入表中，判断实验结果是否正确，并写出和S和进位C的表达式。1=13A2BS14326&5CO图 2-1 用异或门构成半加器表2-1 半加器输入、输出关系输入端输出端ABSCO000110112. 用异或门和与非门构成半加器实验方法同1，按图2-2接线，将结果填入表2-2中。CSA&=1&COB&=1图2-2 用异或门构成全加器表2-2 全加器输入、输出关系输入端输出端CABSCO3.74LS83型4位二进制加法器功能测试 电路如图2-3所示，A3、A2、A1、A0和B3、B2、B1、B0分别为4位二进制数，令B3、B2、B1、B0为0101，A3、A2、A1、A0接逻辑电平开关，输出端接逻辑电平显示，验证74LS83的逻辑功能，将结果填入表2-3中。D09A1 S1A2 S2A3 S3A4 S4B1B2B3B4CO C4 C4 10D1683逻辑电平显示D221D3VCC11741416D4逻辑开关13图 2-3 74LS83功能测试B4 B3 B2 B1A4 A3 A2 A1S4 S3 S2 S1C4表 2-3 74LS83数据表4.用74LS83实现十六进制到BCD码的转换 一个16进制数可以被看作是两个BCD码相加的结果，如果两个BCD码相加的结果大于9或者最高位有进位，则应当加6（0110）进行校正。依此原理可以设计转换电路如图2-4所示，按图接线，A4A3A2A1分别接逻辑开关，S4S3S2S1接数码管5的DCBA，SEG5接地，C4接数码管4的A,D、C、B、SEG4接地，令A4A3A2A1从0000变化到1111，观察两个数码管的显示，并记录实验结果。逻辑开关D09A1 S1A2 S2A3 S3A4 S4B1B2B3B4CO C4 C4 A110D16A28A33D22A41D311&7&41416D413图 2-4 74LS83实现16进制到BCD码的转换&实验三 触发器RS，D，JK 一、 实验目的1基本R-S触发器功能测试2基本J-K触发器功能测试3. 基本D触发器功能测试4. 基本D触发器构成分频器二、实验设备和器材1TD-DS实验箱一台2.74LS00 2输入端四与非门1片3.74LS112 双J-K触发器1片(负沿的)4.74LS74 双D触发器1片(正沿的)三、 实验内容1.用与非门构成RS触发器 用74LS00构成RS触发器，如图3-1所示，,分别接逻辑开关，输出Q接LED显示。按表3-1做实验，将结果记录于表中，并判断结果正确如否。&Q&图3-1 用与非门构成基本RS触发器表3-1用与非门构成基本RS触发器特性表触发器状态1101110100111001010002.集成JK触发器功能测试 （1）从74LS73中任选一个JK触发器进行实验。按图3-2接线，数据输入端J、K、复位端RD分别接逻辑电平开关，触发器脉冲CLK接单次脉冲，输出端Q接LED显示。（2）观察RD功能：置RD=0，观察输出Q的结果，并记录。（3）JK触发器功能：置RD=1，按表3-2实验，验证触发器功能并记录结果。14 J Q CLK K CD 121331LED显示2 图 2-2 JK触发器功能测试 表2-2 JK触发器特性表CPJK0XXXX100010011100110110101011111011113集成D触发器功能测试74LS74集成双D触发器，从中任选一个，参考实验2，自己设计完成功能测试。表3-4 D触发器特性表CPD01XXX10XXX11001101111011114.用74LS74构成二、四分频电路（1）电路如图3-3所示，分析电路的逻辑功能；（2）连接实验线路，时钟脉冲由实验箱的连续脉冲提供；（3）用逻辑分析仪观测时钟源及分频结果波形，并记录。图 2-3 用74LS74构成二、四分频器9813101211654321二分频f/2四分频f/4时钟脉冲f D Q CLK CD D Q CLKCD 实验四 时序电路测试及研究 一、 实验目的1掌握集成计数器的使用2掌握任意计数器的设计方法二、实验设备和器材1TD-DS实验箱一台2.74LS00 2输入端四与非门1片3.74LS90 异步二-五-十进制计数器1片4. 74LS161 同步4位二进制计数器2片（或同步4位二进制可逆计数器74ls193）三 、实验内容 1.74LS90的功能测试 74LS90是二-五-十进制异步计算机，具有置0，置9，二、五、十进制计数功能。按图4-1所示连接线路，验证功能，注意LED显示，判断状态，将结果填入表4-1.612 R91 QA R92 QB R01 QC R02CLKA QDCLKB逻辑开关79LED显示28311单次脉冲141 图 4-1 74LS 90功能验证表4-1 74LS90功能表R01（MR1）R02(MR2)R91(MS1)R92(MS2)QDQCQBQA110X000011X00000XX111001X0X0计数0X0X计数0XX0计数X00X计数2.用74LS90接成二-五-十进制计数器 （1）使用74LS90构成十进制计数器 按图4-2接线，将逻辑分析仪“外部时钟接入”端与KK2+相连，启动逻辑分析仪界面并运行。连续按动KK2+键观察时序波形图及状态图数据，将结果填入表4-2中。（2）使用74LS90构成二-五混合进制计数器 按图4-3连续，实验方法同上一实验，将结果填入表4-3中。74LS900CH0612 R91 QA R92 QB R01 QC R02CLKA QDCLKBCH1790CH2LED显示KK1+28311CH3KK2+141图4-2 用74LS90接成十进制表4-2 十进制计数输出QDQCQBQA0000010001200103001140100501016011070111810009100174LS900CH0612 R91 QA R92 QB R01 QC R02CLKA QDCLKBCH179CH2LED显示KK1+280CH3311KK2+141图4-3 用74LS90接成十进制表4-3 二-五混合进制(R91，R92，R01，R02都是0时)计数输出QAQBQCQD000001010020010301104000151000611007101081110910013. 74LS161功能测试 按图接线，输入端接到逻辑电平开关上，时钟输入端接单次脉冲，输出接逻辑电平，按图4-4接线，完成芯片功能测试，将结果填入表4-4中。74LS161314逻辑开关5413LED显示6127101115291单 次 脉 冲图4-4 74LS161功能验证D0 Q0D1 D2 Q1D3 Q2EP Q3ET COCLKLOADCLR表4-4 74LS161功能表CLR ()LOAD()EP(CTp)ET(CTT)CLK(CP)芯片功能0XXXX清零10XX置数1111计数110XX保持11X0X 保持请自己思考一种方法如何使用逻辑分析仪验证74LS161的计数功能，并通过时序图和状态图加以说明。4.用2片74LS161构成六十进制计数器 用2片74LS161构成六十进制计数器原理图如图4-5所示，按图连接线路，“CLR”接KK1-,“CLK”接KK2+,八个输出接逻辑电平显示，验证电路功能，观察实验现象并记录实验结果。A B C DA B C D9 &13138 1011 11 74LS161（1）74LS161（2）1512 141512 CLR LOAD CLK ET EP COQ3 D3 Q2 D2 Q1 D1 Q0 D0 CLR LOAD CLK ET EP COQ3 D3 Q2 D2 Q1 D1 Q0 D0&921065 4 3921065 34 11“0”“1”“0”KK2+KK2+KK1-KK1-图 4-5 用74LS161构成十进制5. 74LS193功能测试（P310） 按图接线，输入端接到逻辑电平开关上，时钟输入端接单次脉冲，输出接逻辑电平，按图4-4接线，完成芯片功能测试，将结果填入表4-5中。74LS193D0 Q0D1 D2 Q1D3 Q2CPu Q3CPD COLDCR5710逻辑开关16LED显示92543151114图4-6 74LS193功能验证CRCPUCPD芯片功能1XXX异步清零00XX异步置数011加法计数011减法计数0111保持6.用74LS193构成十进制计数器(注意74LS193是异步清零和异步置数) 1010实验五 译码器和数据选择器一、 实验目的1掌握74LS138型3线-8线译码器的逻辑功能2掌握74LS153的功能及完成8选1数据选择器的设计二、实验设备和器材1TD-DS实验箱一台2.74LS138 3线-8线译码器1片3.74LS153 双4选1数据选择器1片4. 74LS02 2输入端4或非门1片5. 74LS04 六反相器1片三 、实验内容1.74LS138型3线-8线译码器逻辑功能的验证 按图5-1所示连接线路，输入端接逻辑开关，输出端接电平显示，根据逻辑功能表输入，将测试结果填入表5-1中。 Y0A Y1B Y2C Y3 Y4 Y5 Y6 Y774LS13815 1 14 3 2 13 12 11 逻辑电平显示逻辑电平开关10 9 5 7 6 图5-1 3线-8线译码器线路图表5-1 74LS138功能表输 入输 出S1S2S3CBAY0Y1Y2Y3Y4Y5Y6Y70XXXXXX1XXXXXX000X1000001000011000101000111001001001011001101001112.74LS153逻辑功能测试74LS153为双4选1数据选择器，任选其中一组，按图5-2连续，4个输入端输入不同的频率，A1、A0接逻辑开关。按表5-2输入选择信号，用逻辑分析仪观测输出波形并将结果填入表5-2中。 表5-2 74LS153功能表SA1A0Y1XX00000101001174LS1536 5 D10 Y1 D11D12 D13D20D21 Y