电气093-200909241-刘永元——英文翻译 - 汉文

兰州交通大学毕业设计英文翻译（中文）毕业设计英文翻译（中文） 专 业 电气工程及其自动化 姓 名 刘 永 元 学 号 200909241 指导教师 赵 峰 李 红 基于FPGA的全数字锁相环控制感应加热电源工作在优化的ZVS方式李鹤鸣，彭永隆, 李亚斌，电机工程学系，华北电力大学，河北保定071003，中国本文介绍了一种新的感应加热电源，其整流器是一个三相降压型的由空间矢量PWM法（SVPWM调制）和全桥串联谐振逆变器控制的整流器，所有的数字锁相环工作在最佳的ZVS方式下。所有的控制电路包括脉宽调制发生器用于整流器和所有的数字锁相环的谐振逆变器，和其他的功能都实现在一个芯片上现场可编程门阵列（FPGA）上。开发的系统的优点几乎是单位功率在AC上供应电流，准确的相位锁定在谐振频率高，低功率损耗的相位锁定开关IGBT上。介绍了基于FPGA系统的有关理论分析和建模方法，控制方案及实施。实验证明，电源供应器使用所有的数字技术，具有很高的可靠性，良好的动态和静态表演。I简介高频感应加热电源广泛应用在如表面硬化处理，焊接，金属塑料或金属玻璃粘接及养护。高效率，加热时间短和地方加热能力，使他们优于其他加热装置。为了尽量减少开关损耗和提高谐振逆变器的效率， (ZCS)或零电压开关(ZVS)条件应该通常使用锁相循环控制电路。有许多不同的控制如不对称电压消除控制计划在文献1，相移引入或夹紧模式控制在文献2-3。但是，几乎所有的逆变器控制电路是实施相位锁定环集成电路（PLL IC），它是由特殊的集成电路和模拟元件组成。众所周知，模拟电路对温度和电磁噪音敏感，缺点是难以控制电路设计的灵活性，精度低。文献4提出了一种基于DSP的PLL控制技术。但是，它也由模拟元件组成的。并且由于顺序的软件结构的DSP，它是非常困难的使软件PLL的工作频率超过1OOkHz。 FPGA与DSP相比，FPGA已经非常高的速度优势由于其并行操作结构以及丰富的逻辑资源,可以灵活配置。所以，文献5介绍了一种全数字锁相环（PLL）基于FPGA来实现，这是适合于高频谐振逆变器控制电路。 系统描述本感应加热电源的电路图中提供包括控制系统实现FPGA是在图1中所示。每个功率半导体开关的巴克式整流器由一个IGBT串联的一种快速恢复二极管组成，目的是反向电压阻断能力和单向电流流动。一个低通LC滤波器连接到整流器输入侧，以过滤掉开关频率谐波的线电流的交流电源。电感器LD，饲料的直流母线作为一个僵硬的电流源。由于降压型整流作为一个电压源的串联谐振逆变器，一个并联连接的直流电容器Cd需要通过直流总线。值得注意的是，额外的续流二极管DW在系统中不是必不可少的。然而，在方面的安全性和降低IGBT整流器的开关损耗，建议用一个续流二极管避免设备损坏造成的误触发和IGBT损坏。全桥谐振逆变器是由4个IGBT（SI-S44）与内部的并行连接的超快速恢复的二极管（DI1-D44）组成。电容CH，等效电感LH抗RH组成谐振负载。信号IH，id，UD，是负载电流，分别控制，保护和展示直流电流和直流电压反馈信号，。UD指示直流电压来控制系统的输出功率。图1。感应加热电源的电路图中在这项工作中，SVPWM整流器控制部分，以及逆变器的控制部分和其他功能全部实现在一个芯片FPGA（Xilinx的Spartant II2s200），它可以完成整个控制功能。 谐振逆变器控制电路A.原理与实现全数字PLL在文献5中提出了基于FPGA的详细原理和实现所有的数字PLL，其相位检测器是一个JK触发器。为了实现优化ZVS控制电路，相位边缘检测器是必要的。 “建议的所有数字PL的L整个示意图在如图2中所示，信号时间序列在图3中所示，所有的数字锁相环的设计可以用FPGA来实现图2。自采样PI控制数字相位锁定回路示意图图3。自采样PI控制数字相位锁定回路操作波形线性化传递函数得到5 (1) (2) (3)其中ft，KI，K，J，K，WN分别是频率跟踪信号，比例系数，积分系数，K-滤波器数目，阻尼系数和当地的闭环谐振角频率。从式（1-3）中，可以发现，所有的数字PLL的转印功能是一个典型的2阶系统，其阻尼系数通过控制参数和局部谐振角频率的跟踪信号频率来确定，一个所提出的所有数字PLL的新特性，可以使跟踪的信号与跟踪速度成正比。全数字PLL锁定速度快，并且不受到外部干扰。它的锁定时间有关5 (4)其相位锁定是 (5)其中是FPGA的时钟频率。B.优化的ZVS控制计划图4 谐振逆变器开关状态，（a）为非ZVS状态这很难确定准确的谐振逆变器优化切换点，理论上是由于非线性特性的半导体，各种吸收剂电路，寄生参数线和非常短切换时间。最有效的方法可能是通过实验测试不同的方案。所以，在本文中优化ZVS控制方案的目的是找到倾向优化的ZVS点，然后使PLL操作接近它。谐振逆变器简化的开关状态在图4中所示。从切换模式的详细分析，可以得出的重要结论是，负责吸收电容器的电荷，包括开关的结电容，充电或完全放电，在ZVS状态下，如果要维持在死区时间内，而且，电容以控制而且已完全放电这个时间点，是最佳的ZVS开关点。这显然是优化的开关点位于在死区时间的边界。通过这样的方式，不仅ZVS条件可以是适合的，但也关闭电流最小化，这可以最大限度地减少打开关闭开关的功率损耗。吸收电容在换向期间的总费用， （6）由负载电流，可以得出电荷为 （7）当以满足优化的ZVS方式，应满足下面的等式 (8) (9) (10)其中C是各开关吸收体的电容，是的直流电压，是谐振负载电流的振幅值时间点在如图4中所示。所有的数字PLL可以动态地改变内循环时间延迟，根据，的采样值和工作频率，实现了通过模糊逻辑控制器，去跟踪优化的切换点。 仿真和实验结果基于上述分析，整个系统的是基于Matlab / Simulink而搭建的。“仿真结果示于图5中，6。图7，8，9是的实验结果。在实验中的参数是设置为：= 60 V，,，（可变），（可变），,.图5。谐振电流和电压在优化的ZVS方式图6。谐振电流和电压在非ZVS模式图7 负载电流和输出电压，当负载RH改变从7.5欧姆到10欧姆，约93千赫（50V/div。10A/div， 10us/ div）。从上到下,和，开关负载电压图8在11负载电流和输出电压的工作在134.2千赫（50V/div，10A/div，2.5us/div）。从上到下，和，和。从图5，6，可以发现，操作优化在ZVS条件下的半导体模式优于在非ZVS模式，图6尽管在非ZVS模式下的谐振功率因数是统一的。而且，优化ZVS开关的功率损耗也减少了。图7所示当负载是变化时的动态的频率跟踪过程，这说明本文提出的快速跟踪速度的全数字PLL。在静态操作条件下如图8,9所示，优化的ZVS开关模式可以实现在不同负载条件自动。通过跟踪优化的开关点，负载电流和电压波形是完美的而且IGBT的功率损耗被最小化，这表明，本文提出的控制方案是有效，而所有的数字PLL具有良好的性