EDA课程设计（论文）-波形发生器的设计.doc

此文档收集于网络 如有侵权 请联系网站删除 精品文档 目录 一 题目要求 2 1 1 波形发生器 2 1 1 1 题目要求 2 1 1 2 设计前提 2 二 方案论证 3 2 1 设计思路 3 2 1 1 原理分析和讨论 3 三 程序设计 5 3 1 程序流程图 5 3 2 部分程序功能介绍 6 四 结果分析 5 4 1 实验波形图 8 4 2 结果分析 9 五 总结与体会 10 参考文献 11 附录 12 此文档收集于网络 如有侵权 请联系网站删除 精品文档 一一 题目要求题目要求 1 11 1 波形发生器简介波形发生器简介 波形发生器是一种数据信号发生器 在调试硬件时 常常需要加入一些 信号 以观察电路工作是否正常 用一般的信号发生器 不但笨重 而且只 发一些简单的波形 不能满足需要 本课题设计的波形发生器 就可以定义 串口数据 通过逻辑探勾输出 调试起来简单快捷 1 1 11 1 1 题目要求题目要求 设计制作一个简易波形发生器 该波形发生器能产生正弦波 方波 三角 波 通过键盘控制可以改变输出信号的频率和幅度 能产生正弦波 方波 三 角波 3 种周期波形 通过键盘控制可以改变幅度和频率 输出信号幅度在 0 5V 连续可调 1 1 21 1 2 设计前提设计前提 1 熟练掌握 MAX plus II 操作流程 熟练运用 VHDL 语言 2 熟练掌握有关 DAC0832 芯片的相关功能 3 熟练掌握数字示波器的使用 此文档收集于网络 如有侵权 请联系网站删除 精品文档 二二 方案论证方案论证 2 12 1 设计思路设计思路 2 1 12 1 1 原理分析和讨论原理分析和讨论 本次课题的设计思路可分为 5 个部分 如图 1 所示 即启动 DAC0832 波形的幅度调节 周期的调节 波形幅度值到 BCD 码转化以及显示幅度值 BCD DAC0832 启动 DAC0832 时需认真阅读有关实验箱的手册 以及 DAC0832 的引脚功能 由于 DAC0832 是由 FPGA 输出的信号 wr cs 驱动 控制的 当 reset 为高电平 时 DAC0832 关闭 1 因此根据实验箱的操作手册 我们只需将开关的 1 5 8 位置 ON 其他的打到 OFF 档 DAC0832 的启动只需将 cs wr1 设 图 1 结构 图 此文档收集于网络 如有侵权 请联系网站删除 精品文档 为 0 即可 对于波形的幅度调节 我们是通过两个按键 up down 来实现的 按下 up 键 波形的幅值增大 按下 down 键则与之相反 该功能的实现主要是通过 if 语句来判断 up down 键是否按下 并根据判断结果做出相应的操作 对于波形的周期调节 我们是通过两个按键 up0 down0 来实现的 按下 up0 键 波形的周期增大 按下 down0 键则与之相反 该功能主要是通过改变 变量的值间接实现周期的调节 另外通过按下 up down 键也可改变波形的周期 波形幅度值到 BCD 码的转化是本课题中比较重要的一部分 这部分的正确 性对后面的幅度显示起决定性作用 通过查阅资料我们得出 DAC0832 的参考电 压时 12V 根据公式 Vout Vref 256 D 即可得出波形的输出电压值 得出输出 电压值后 将该电压的每一位数值通过一定的方法取出来 再将其值送到相应 位的数码管上显示即可完成 此文档收集于网络 如有侵权 请联系网站删除 精品文档 三三 程序设计程序设计 3 1 13 1 1 程序流程图程序流程图 此文档收集于网络 如有侵权 请联系网站删除 精品文档 reset 1 amp 00000000 clk up 1 x 1amp amp 1 down 1 x 1amp amp 1 amp x N Y N Y N YY N amp x Y N Y N 图 2 幅度调节 3 1 23 1 2 部分程序功能介绍部分程序功能介绍 ENTITY SANJ IS PORT CLK INSTD LOGIC 此文档收集于网络 如有侵权 请联系网站删除 精品文档 RESET INSTD LOGIC FDD INSTD LOGIC SAN INSTD LOGIC 三角波使能 FANG INSTD LOGIC 方波使能 WR OUTSTD LOGIC D OUTSTD LOGIC VECTOR 7 DOWNTO 0 END SANJ 以上是变量的设置 SIGNAL DS STD LOGIC VECTOR 7 DOWNTO 0 SIGNAL FD STD LOGIC VECTOR 7 DOWNTO 0 以上是幅度调节的变量 PROCESS FDD IS BEGIN IF FDD EVENT AND FDD 1 THEN 幅度调节 IF FD X FF THEN FD FD 1 ELSE FD FD THEN DS X 00 ELSE DS DS 1 END IF END IF IF FANG 1 THEN 如果方波使能为 1 IF DS X 00 THEN DS FDD ELSE DS X 00 END IF END IF 此文档收集于网络 如有侵权 请联系网站删除 精品文档 以上是三角波 方波的信号输出处理 四四 结果分析结果分析 4 14 1 实验波形图实验波形图 此文档收集于网络 如有侵权 请联系网站删除 精品文档 方波显示 三角波显示 4 24 2 结果分析结果分析 此文档收集于网络 如有侵权 请联系网站删除 精品文档 从上面的三幅图片中可明显地看出锯齿波的幅值有增大的趋势 该趋势是 我们通过 up 键来体现的 按下 down 键 也可实现幅值减小 由此可知该锯齿 波的幅度是可调的 周期也是如此 数码管上的幅值显示跟数字示波器上数据 的差异是由实验电路的抖动产生的 此误差是不可避免的 将两种数据进行比 较 我们可看出他们的差距不大 因此可认为数码管上的幅值就是锯齿波的幅 值 此文档收集于网络 如有侵权 请联系网站删除 精品文档 五五 总结与体会总结与体会 这次实训主要困难出现在分配管脚的时候 会发现某写管脚被重复分配 导致冲突 另外 在分配数码管的管脚时应注意低四位和高四位数码管的管脚 分配 由于本次设计使用的开发板上有 8 个数码管 最高两位的数码管用不到 所以始终不予显示 在控制端口端 始终给以高电平 同时在写程序时会输错部分关键字或漏掉一些小的标点之类的 导致编译 不通过 需要经过反复查找 所以 觉得在输程序时就应注意细节 提高一次 正确率 避免一些小错误的发生 起到事半功倍的效果 这次 EDA 实践让我更深刻的了解了现代数字电路系统设计相对于传统电子 系统设计的模式的优势 采用模块法自顶向下设计的原则 一边设计一边调试 使系统的开发速度更快 此文档收集于网络 如有侵权 请联系网站删除 精品文档 参考文献 1 张庆铃 用VHDL硬件描述语言设计波形发生器 J 西安航空技术高等专科学校 学报 2002 20 2 曹昕燕 周凤臣 EDA 技术实验与课程设计 北京 清华大学出版社 2006 3 张亦华 延明 数字电路 EDA 入门 北京 北京邮电大学出版社 2003 4 王爱英 计算机组成与结构 北京 清华大学出版社 2007 5 杨刚 龙海燕 现代电子技术 VHDL 与数字系统设计 北京 电子工业 出版社 2004 此文档收集于网络 如有侵权 请联系网站删除 精品文档 附附 录录 设计的程序 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY SANJ IS PORT CLK INSTD LOGIC RESET INSTD LOGIC FDD INSTD LOGIC SAN INSTD LOGIC 三角波使能 FANG INSTD LOGIC 方波使能 WR OUTSTD LOGIC D OUTSTD LOGIC VECTOR 7 DOWNTO 0 END SANJ ARCHITECTURE A OF SANJ IS SIGNAL DS STD LOGIC VECTOR 7 DOWNTO 0 SIGNAL FD STD LOGIC VECTOR 7 DOWNTO 0 BEGIN PROCESS CLK IS BEGIN IF CLK EVENT AND CLK 1 THEN IF RESET 0 THEN WR FD THEN DS X 00 ELSE DS DS 1 END IF ELSE IF FANG 1 THEN 如果方波使能为 1 IF DS X 00 THEN 此文档收集于网络 如有侵权 请联系网站删除 精品文档 DS FD ELSE DS X 00 END IF END IF END IF ELSE WR 1 END IF END IF END PROCESS PROCESS FD