简易电子琴的设计.doc_第1页
简易电子琴的设计.doc_第2页
简易电子琴的设计.doc_第3页
简易电子琴的设计.doc_第4页
简易电子琴的设计.doc_第5页
已阅读5页,还剩21页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

长沙理工大学长沙理工大学 计算机组成原理计算机组成原理 课程设计报告课程设计报告 简易电子琴的设计简易电子琴的设计 孟磊孟磊 学学 院院 计算机与通信工程计算机与通信工程 专专 业业 计算机科学与技术计算机科学与技术 班班 级级 085010502 学学 号号 200550080227 学生姓名学生姓名 孟磊孟磊 指导教师指导教师 肖晓丽肖晓丽 课程成绩课程成绩 完成日期完成日期 2008 年年 1 月月 18 日日 课程设计任务书课程设计任务书 计算机与通信工程学院 计算机科学与技术专业 课程名称计算机组成原理课程 设计 时间2007 2008 学年第一学期 19 20 周 学生姓名孟磊指导老师肖晓丽 题 目简易电子琴的设计 主要内容 本课程设计主要是利用硬件描述语言 VHDL 的设计思想 采用 自顶向下的方法 划分模块来设计简易电子琴中的几个模块 通过课程设计深 入理解和掌握计算机的基本知识 并且掌握课堂上所学到的理论知识 达到课 程设计的目的 要求 1 通过对相应文献的收集 分析以及总结 给出相应课题的背景 意义 及现状研究分析 2 通过课题设计 掌握计算机组成原理的分析方法和设计方法 3 学按要求编写课程设计报告书 能正确阐述设计和实验结果 4 学生应抱着严谨认真的态度积极投入到课程设计过程中 认真查阅相 应文献以及实现 给出个人分析 设计以及实现 应当提交的文件 1 课程设计报告 2 课程设计附件 主要是源程序 课程设计成绩评定课程设计成绩评定 学学 院院 计算机通信工程计算机通信工程 专专 业业 计算机科学与技术计算机科学与技术 班班 级级 计计 05 02 班班 学学 号号 200550080227 学生姓名学生姓名 孟磊孟磊 指导教师指导教师 肖晓丽肖晓丽 课程成绩课程成绩 完成日期完成日期 2008 年年 1 月月 18 日日 指导教师对学生在课程设计中的评价指导教师对学生在课程设计中的评价 评分项目优良中及格不及格 课程设计中的创造性成果 学生掌握课程内容的程度 课程设计完成情况 课程设计动手 能力 文字表达 学习态度 规范要求 课程设计论文的质量 指导教师对课程设计的评定意见指导教师对课程设计的评定意见 综合成绩 指导教师签字 年 月 日 简易电子琴的设计简易电子琴的设计 学生姓名 孟磊学生姓名 孟磊 指导老师 肖晓丽指导老师 肖晓丽 摘摘 要要 本系统是采用 EDA 技术设计的一个简易的八音符电子琴 该系统基于计算机 中时钟分频器的原理 采用自顶向下的设计方法来实现 它可以通过按键输入来控制 音响 系统由乐曲自动演奏模块 音调发生模块和数控分频模块三个部分组成 系统 实现是用硬件描述语言 VHDL 按模块化方式进行设计 然后进行编程 时序仿真 整 合 本系统功能比较齐全 有一定的使用价值 关键字关键字 电子琴 EDA VHDL 音调发生 目录目录 1 引 言 1 1 1 设计的目的 1 1 2 设计的基本内容 1 2 EDA VHDL 简介 1 2 1 EDA 技术 1 2 2 硬件描述语言 VHDL 2 2 2 1 VHDL 的简介 2 2 2 2 VHDL 语言的特点 2 2 2 3 VHDL 的设计流程 3 3 简易电子琴设计过程 3 3 1 简易电子琴的工作原理 3 3 2 简易电子琴的工作流程图 5 3 3 简易电子琴中各模块的设计 6 3 3 1 乐曲自动演奏模块 6 3 3 2 音调发生模块 7 3 3 3 数控分频模块 8 3 3 4 顶层设计 9 4 系统仿真 10 5 结束语 12 致谢 13 参考文献 14 附录 15 1 引引 言言 我们生活在一个信息时代 各种电子产品层出不穷 作为一个计算机专业的学生 了解这些电子产品的基本组成和设计原理是十分必要的 我们学习的是计算机组成的 理论知识 而课程设计正是对我们学习的理论的实践与巩固 本设计主要介绍的是一 个用超高速硬件描述语言VHDL设计的一个具有若干功能的简易电子琴 其理论基础来 源于计算机组成原理的时钟分频器 1 1 设计的目的设计的目的 本次设计的目的就是在掌握计算机组成原理理论的基础上 了解 EDA 技术 掌握 VHDL 硬件描述语言的设计方法和思想 通过学习的 VHDL 语言结合电子电路的设计 知识理论联系实际 掌握所学的课程知识 例如本课程设计就是基于所学的计算机原 理中的时钟分频器和定时器的基础之上的 通过本课程设计 达到巩固和综合运用计 算机原理中的知识 理论联系实际 巩固所学理论知识 并且提高自己通过所学理论 分析 解决计算机实际问题的能力 1 2 设计的基本内容设计的基本内容 基于 MAX PLUS 平台 运用 VHDL 语言对简易电子琴的各个模块进行设计 并使用 EDA 工具对各模块进行仿真验证 本设计包含如下三个模块 乐曲自动演奏模块 音 调发生模块 数控分频模块 最后把各个模块整合后 通过电路的输入输出对应关系 连接起来 2 EDA VHDL 简介简介 2 1 EDA 技术技术 EDA 技术是在电子 CAD 技术基础上发展起来的计算机软件系统 是指以计算机为工作平 台 融合了应用电子技术 计算机技术 信息处理及智能化技术的最新成果 进行电 子产品的自动设计 利用 EDA 工具 电子设计师可以从概念 算法 协议等开始设计 电子系统 大量工作可以通过计算机完成 并可以将电子产品从电路设计 性能分析 到设计出 IC 版图或 PCB 版图的整个过程的计算机上自动处理完成 现在对 EDA 的概念 或范畴用得很宽 包括在机械 电子 通信 航空航天 化工 矿产 生物 医学 军事等各个领域 都有 EDA 的应用 目前 EDA 技术已在各大公司 企事业单位和科研 教学部门广泛使用 例如在飞机制造过程中 从设计 性能测试及特性分析直到飞行 模拟 都可能涉及到 EDA 技术 本文所指的 EDA 技术 主要针对电子电路设计 PCB 设 计和 IC 设计 2 2 硬件描述语言硬件描述语言 VHDL 2 2 1 VHDL 的简介的简介 VHDL 是一种用来描述数字逻辑系统的 编程语言 它的全名是 Very High Speed Integrated Circuit HardwareDescription Language 它源于美国政府于 1980 年开始启动的 超高速集成电路计划 VHDL 主要用于描述数字系统的结构 行为 功能和接口 除了含 有许多具有硬件特征的语句外 VHDL 的语言形式和描述风格与句法是十分类似于一般 的计算机高级语言 VHDL 的程序结构特点是将一项工程设计 或称设计实体 可以是 一个元件 一个电路模块或一个系统 分成外部 或称可是部分 及端口 和内部 或 称不可视部分 既涉及实体的内部功能和算法完成部分 在对一个设计实体定义了 外部界面后 一旦其内部开发完成后 其他的设计就可以直接调用这个实体 这种将 设计实体分成内外部分的概念是 VHDL 系统设计的基本点 应用 VHDL 进行工程设计的 优点是多方面的 VHDL 的应用必将成为当前以及未来 EDA 解决方案的核心 更是整个 电子逻辑系统设计的核心 2 2 2 VHDL 语言的特点语言的特点 1 VHDL 具有更强的行为描述能力 从而决定了他成为系统设计领域最佳的 硬件描述语言 强大的行为描述能力是避开具体的器件结构 从逻辑行为上描述和设 计大规模电子系统的重要保证 2 VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分 解和已有设计的再利用功能 符合市场需求的大规模系统高效 高速的完成必须有多 人甚至多个代发组共同并行工作才能实现 3 VHDL 丰富的仿真语句和库函数 使得在任何大系统的设计早期就能查验设 计系统的功能可行性 随时可对设计进行仿真模拟 4 对于用 VHDL 完成的一个确定的设计 可以利用 EDA 工具进行逻辑综合和 优化 并自动的把 VHDL 描述设计转变成门级网表 5 VHDL 对设计的描述具有相对独立性 设计者可以不懂硬件的结构 也不必 管理最终设计实现的目标器件是什么 而进行独立的设计 2 2 3 VHDL 的设计流程的设计流程 用 VHDL 语言设计电路的流程 在用 VHDL 语言来设计电路时 主要的过程是这样的 1 使用文本编辑器输入设计源文件 2 使用编译工具编译源文件 VHDL 的编译器有很多 ACTIVE 公司 MODELSIM 公司 SYNPLICITY 公司 SYNOPSYS 公司 VERIBEST 公司等都有自 己的编译器 3 功能仿真 对于某些人而言 仿真这一步似乎是可有可无的 但是对于一个 可靠的设计而言 任何设计最好都进行仿真 以保证设计的可靠性 另外 对于作为 一个独立的设计项目而言 仿真文件的提供足可以证明你设计的完整性 4 综合 综合的目的是在于将设计的源文件由语言转换为实际的电路 这一部 分的最终目的是生成门电路级的网表 Netlist 5 布局 布线 这一步的目的是生成用于烧写的编程文件 在这一步 将用到 第 4 步生成的网表并根据 CPLD FPG 厂商的器件容量 结构等进行布局 布线 这 就好像在设计 PCB 时的布局布线一样 先将各个设计中的门根据网表的内容和器件的 结构放在器件的特定部位 然后 在根据网表中提供的各门的连接 把各个门的输入 输出连接起来 6 后仿真 这一步主要是为了确定你的设计在经过布局布线之后 是不是还满足你 的设计要求 3 简易电子琴设计过程简易电子琴设计过程 3 1 简易电子琴的工作原理简易电子琴的工作原理 音乐产生原理及硬件设计由于一首音乐是许多不同的音阶组成的 而每个音阶对 应着不同的频率 这样我们就可以利用不同的频率的组合 即可构成我们所想要的音 乐了 当然对于单片机来产生不同的频率非常方便 我们可以利用单片机的定时 计数 器来产生这样方波频率信号 因此 我们只要把一首歌曲的音阶对应频率关系弄正确 即可 本次设计中单片机晶振为 12MHZ 那么定时器的计数周期为 1MHZ 假如选择 工作方式 1 那 T 值便为 T 216 5 105 相应的频率 那么根据不同的频率计算出应 该赋给定时器的计数值 电子琴的具体工作原理图如图 3 1 所示 图 3 1 简易电子琴的工作原理图 3 2 简易电子琴的工作流程图简易电子琴的工作流程图 开始 按键按下是否成功 TO 初始化并开中断允放 TO 中断 识别按键功能 根据按键功能 装入音符 T 到 TO 中 启动 TO 工作 按键释放是否成功 停止 TO 工作 TO 中断入 口 重装 THO TLO 初值 P1 0 取反 中断返回 图 3 2 简易电子琴的工作流程图 3 3 简易电子琴中各模块的设计简易电子琴中各模块的设计 为了更清楚的了解电子琴的工作过程 我们利用 EDA 工具 本课程设计 Max plus 对各个模块实施时序仿真 Timing Simulation 由自顶向下的设计方式 最后将三个模块进行整合 做出简易电子琴整个系统的时序仿真图 3 3 13 3 1 乐曲自动演奏模块 乐曲自动演奏模块的作用是产生 8 位发声控制输入信号 当进行自动演奏时 由存 储在此模块中的 8 位二进制作为发声控制输入 从而自动演奏乐曲 这段模块的原理 图如图 3 3 所示 CLK AUTO INDEX0 7 0 INDEX2 7 0 3 3 乐曲自动演奏模块原理图 乐曲自动演奏模块可以由 VHDL 语言来实现 下面是一段主要代码 BEGIN IF AUTO 0 THEN CASE COUNT IS WHEN 0 INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0 00000010 2 END CASE ELSE INDEX0TONE0 773 CODE 1001111 HIGHTONE0 912 CODE 0010010 HIGHTONE0 1036 CODE 0000110 HIGHTONE0 1116 CODE 1001100 HIGHTONE0 1197 CODE 0100100 HIGHTONE0 1290 CODE 0100000 HIGHTONE0 1372 CODE 0001111 HIGHTONE0 1410 CODE 0000000 HIGHTONE 2047 CODE 0000001 HIGH 0 END CASE END PROCESS 3 3 33 3 3 数控分频模块 在对计算机组成原理的学习中 我们知道数控分频器的功能是在输入端输入不同数据 时 对输入时钟产生不同的分频比 输出不同频率的时钟 以改变输出信号的频率 本设计中数控分频模块是利用并行预置数的减法计数器对时基脉冲进行分频 得到与 1 2 3 4 5 6 7 七个音符相对应的频率 数控分频模块原理图如图 3 7 所示 CLK1 SPKS TONE1 10 0 图 3 7 数控分频模块原理图 其主要 VHDL 代码如下所示 BEGIN PROCESS CLK1 VARIABLE COUNT INTEGER RANGE 0 TO 8 BEGIN IF CLK EVENT AND CLK1 1 THEN COUTNT COUNT 1 IF COUNT 2 THEN PRECLK 1 ELSE COUNT 4 THEN PRECLK 0 COUTN 0 END IF END IF END PROCESS PROCESS PRECLK TONE1 VARIABLE COUNT11 INTEGER RANGE 0 TO 2047 BEGIN IF PRECLK EVENT AND PRECLK 1 THEN IF COUNT11 TONE1 THEN COUNT11 COUNT11 1 FULLSPKS 1 ELSE COUNT11 0 FULLSPKS 0 END IF END IF END PROCESS 3 3 43 3 4 顶层设计 把以上设计的各个模块进行整合 最后我们得到了系统的整个工作原理图 如图 3 10 3 10 简易电子琴的工作原理图 完成整个系统顶层设计的主要 VHDL 代码如下 ARCHITECTURE ART OF DIANZIQIN IS COMPONENT AUTO PORT CLK IN STD LOGIC AUTO IN STD LOGIC INDEX2 IN STD LOGIC VECTOR 7 DOWNTO 0 INDEX0 OUT STD LOGIC VECTOR 7 DOWNTO 0 END COMPONENT COMPONENT TONE PORT INDEX IN STD LOGIC VECTOR 7 DOWNTO 0 CODE OUT STD LOGIC VECTOR 6 DOWNTO 0 HIGH OUT STD LOGIC TONE0 OUT INTEGER RANGE 0 TO 2047 END COMPONENT COMPONENT FENPIN PORT CLK1 IN STD LOGIC TONE1 IN INTEGER RANGE 0 TO 2047 SPKS OUT STD LOGIC END COMPONET 4 4 系统仿真系统仿真 乐曲自动演奏模块由 VHDL 语言实现后 其仿真图如图 3 4 所示 图 3 4 乐曲自动演奏模块的仿真 音调发生模块由 VHDL 实现后 其仿真图如图 3 6 所示 图 3 6 音调发生模块仿真图 数控分频模块由 VHDL 程序实现后 其仿真图如图 3 8 所示 图 3 8 数控分频模块仿真图 最后进一步利用 VHDL 完成对整个系统的顶层设计 其仿真图如 3 9 所示 图 3 9 简易电子琴整个系统的仿真图 5 结束语结束语 通过两个多周的紧张工作 终于完成了简易电子琴的设计 这个课程设计使我受 益匪浅 他使我了解了硬件设计的整个流程 并且加深了我对计算机组成原理这门的 课内容的理解 通过这个课程设计 不仅使我了解了组成原理的脊髓 而且使我对 VHDL 语言从陌生到初步理解 扩充的我的知识面 这个课程设计也培养了我们的耐心和毅力 一个小小的错误就会导致结果的不正 确 而对错误的检查要求我要有足够的耐心 由于这个课程设计也使我积累了一些经 验 相信这些经验在我以后的学习工作中会有很大的作用 此课程设计也使我了解了 VHDL 设计的方便灵活性 这是我们跨入计算机硬件行业很好的一次锻炼 在课程设计的整个过程中 得到了肖晓丽老师的大力支持 在此感谢肖老师的精 心指点 致谢致谢 此课程设计从构思到最后完成的这两个周内 周围的很多同学和朋友给予了我善意的 帮助 还有肖晓丽老师对我的不厌其烦的指导 使我对此类课程设计的设计流程以及 脊髓有了很深的了解 通过你们的帮助 我把从计算机组成原理这门课上学到的理论 第一次用到了实际设计上 在此 我深深的表示感谢 没有你们 我无法完成此课程 设计 参考文献参考文献 1 曹昕燕 周凤臣 EDA 技术实验与课程设计 北京 清华大学出版社 2006 2 张亦华 延明 数字电路 EDA 入门 北京 北京邮电大学出版社 2003 3 王爱英 计算机组成与结构 北京 清华大学出版社 2007 4 杨刚 龙海燕 现代电子技术 VHDL 与数字系统设计 北京 电子工业出版社 2004 附录附录 1 乐曲自动演奏模块的源程序如下所示 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY AUTO IS PORT CLK INSTD LOGIC 系统时钟控制信号 AUTO INSTD LOGIC CLK2 BUFFER STD LOGIC INDEX2 INSTD LOGIC VECTOR 7 DOWNTO 0 INDEX0 OUTSTD LOGIC VECTOR 7 DOWNTO 0 END AUTO ARCHITECTURE BEHAVIORAL OF AUTO IS SIGNAL COUTTO INTEGER RANGE 0 TO 31 BEGIN PULSEO PROCESS CLK AUTO VARIABLE COUNT INTEGER RANGE 0 T0 8 BEGIN IF AUTO 1 THEN COUNT 0 CLK2 0 ESLE CLK EVENT AND CLD 1 THEN COUTN COUTN 1 IF COUTN 4 THEN CLK2 1 ELSIF COUNT 8 THEN CLK2 0 COUNT 0 END IF END IF END PROCESS MUSIC PROCESS CLK2 BEGIN IF CLK2 EVENT AND CLK2 1 THEN IF COUNT0 31 THEN COUNT 0 ELSE COUNTINDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0 00000010 2 END CASE ELSE INDEX0TONE0 773 CODE 1001111 HIGHTONE0 912 CODE 0010010 HIGHTONE0 1036 CODE 0000110 HIGHTONE0 1116 CODE 1001100 HIGHTONE0 1197 CODE 0100100 HIGHTONE0 1290 CODE 0100000 HIGHTONE0 1372 CODE 0001111 HIGHTONE0 1410 CODE 0000000 HIGHTONE 2047 CODE 0000001 HIGH 0 END CASE END PROCESS END ART 3 数控分频模块的源程序如下所示 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY FENPIN IS PORT CLK1 IN STD LOGIC TONE1 IN INTEGER RANGE 0 TO 2047 SPKS OUT STD LOGIC END ENTITY FENPIN ARCHITECTURE ART OF FENPIN IS SIGNAL PRECLK STD LOGIC SIGNAL FULLSPKS STD LOGIC BEGIN PROCESS CLK1 VARIABLE COUNT INTEGER RANGE 0 TO 8 BEGIN IF CLK EVENT AND CLK1 1 THEN COUTNT COUNT 1 IF COUNT 2 THEN PRECLK 1 ELSE COUNT 4 THEN PRECLK 0 COUTN 0 END IF END IF END PROCESS PROCESS PRECLK TONE1 VARIABLE COUNT11 INTEGER RANGE 0 TO 2047 BEGIN IF PRECLK EVENT AND PRECLK 1 THEN IF COUNT11 TONE1 THEN COUNT11 COUNT11 1 FULLSPKS 1 ELSE COUNT11 0 FULLSPKS 0 END IF END IF END PROCESS PROCESS FULLSPKS VARIABLE COUNT2 STD LOGIC 0 BEGIN IF FULLSPKS EVENT AND FULLSPKS 1 THEN COUNT2 NOT COUNT2 IF COUNT2 1 THEN SPKS 1 ELSE SPKSCLK32MHZ INDEX2 INDEX1 INDEX0 INDX AUTO HAN DTOAUTO U1 TONE PORT MAP INDEX INDX TONE0 TONE2 CODE CODE1 HIGH HIGH1 U2 FENPIN PORT MAP CLK1 CLK32MHZ TONE1 TONE2 SPKS SPKOUT END ART 袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁 芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇 葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄 螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄 罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论