八路抢答器课程设计报告.doc

沈阳航空航天大学课 程 设 计（说明书）智能抢答器的设计班级 / 学号 学 生 姓 名 指 导 教 师 沈阳航空航天大学课 程 设 计 任 务 书课 程 名 称 电子技术综合课程设计 课 程 设 计 题 目 智能抢答器的设计 课程设计的内容及要求：一、设计说明与技术指标 用数字电路设计一个具有锁存与显示功能的8人抢答逻辑电路接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。二、设计要求1在选择器件时，应考虑成本。2根据技术指标，通过分析计算确定电路和元器件参数。3画出电路原理图（元器件标准化，电路图规范化）。三、实验要求1根据技术指标制定实验方案；验证所设计的电路，用软件仿真。2进行实验数据处理和分析。四、推荐参考资料1. 童诗白，华成英主编模拟电子技术基础M北京：高等教育出版社，2006年五、按照要求撰写课程设计报告成绩 指导教师 日期 8路智能抢答器一、 概述用数字电路设计一个具有锁存和显示功能的8人抢答逻辑电路。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编码锁存、编码显示、扬声器提示。当一轮抢答结束后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。二、 方案论证1.设计思路根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择锁存器。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的编号。在没有按下开始按钮前，抢答者的抢答开关无效；当按下开始按钮后，开始进行30秒倒计时，此时，若有人抢答，数码管显示该人编号、计时器停止表示“已有人抢答”；当计时时间到，仍无人抢答，则计时指示灯亮、报警器报警，表示“时间已到”，主持人清零后开始新一轮抢答。2.总电路框图译码电路译码显示定时电路秒脉冲信号发生电路译码显示译码电路开始/复位锁存器控制电路优先编码电路抢答图1 总电路框图三、 电路设计1抢答电路此部分电路主要完成的功能是实现8个选手抢答并进行锁存。使用优先编码器74LS148和锁存器74LS297来完成。该电路主要完成两个功能：一是分辨出抢答的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于“复位”端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端=0,使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S0），74LS148的输出经RS锁存后，CTR=1,RBO =1,七段显示电路74LS48 处于工作状态，QcQbQa=000,经译码显示为0。此外，CTR=1，使74LS148 优先编码工作标志端1，处于禁止状态，封锁其他按键的输入当按键松开即按下时，74LS148的此时由于仍为CTR=1，使优先编码工作标志端=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号,保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S开关重新置“复位”然后再进行下一轮抢答。抢答模块原理图如图2：电路功能分析：（1）优先编码电路（74LS148）分辨出抢答者编号,由锁存器（74LS279）锁存，由译码器（74LS47）显示编号；（2）控制电路对输入电路进行封锁，避免其他人两次抢答；（3）Space开关置于闭合，显示数码管熄灭（黑屏），置于断开，等待下一轮。图2 抢答模块原理图RS触发器：1.保持状态。当输入端接入=1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。2. 置0状态。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。3. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G1的输出端次态翻转为1，而=1和=1共同使G2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。4. 不定状态。当=0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G1和G2两个门翻转速度快慢,所以称=0是不定状态,在实际电路中要避免此状态出现。表1 优先编码器74LS148功能表74LS148的输入端和输出端低电平有效。是输入信号，为三位二进制编码输出信号，1时，编码器禁止编码，当0时，允许编码。是技能输出端，只有在0，而均无编码输入信号时为0。为优先编码输出端，在0而的其中之一有信号时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。表2 74LS279功能表DQnQn+100110101001174LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R和S两个输入和一个输出端Q。当S输入低电平（0）时，输出Q为低电平（0）；当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）；当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。3.译码器原理（74LS47）译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表3列出了74LS47的真值表，表示出了它与数码管之间的关系。表3 74LS47真值表/ D C B Aa b c d e f g说明0X1X X X X0 0 0 0 0 0 0试灯XX0X X X X1 1 1 1 1 1 1熄灭1000 0 0 01 1 1 1 1 1 1灭零1110 0 0 00 0 0 0 0 0 101X10 0 0 11 0 0 1 1 1 111X10 0 1 00 0 1 0 0 1 021X10 0 1 10 0 0 0 1 1 031X10 1 0 01 0 0 1 1 0 041X10 1 0 10 1 0 0 1 0 051X10 1 1 01 1 0 0 0 0 061X10 1 1 10 0 0 1 1 1 171X11 0 0 00 0 0 0 0 0 081X11 0 0 10 0 0 1 1 0 0974LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码， 可以直接把数字转换为数码管的显示数字。 74LS47为低电平作用。4. 74LS47译码器引角功能：(1)LT：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常,是显示8。 (2)BI：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI=0时，不论LT和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。 (3)RBI：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0时，本应显示0，但是在RBI=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。 (4)RBO：灭零输出，它和灭灯输入BI共用一端，两者配合使用，可以实现多位数码显示的灭零控制。5. 译码显示电路图3 译码显示电路二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.53V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等，使用时，公阴极接地，7个阳极a-g由相应的BCD七段译码器来驱动。6.抢答电路工作状态 ：（1）Space位于“消除”，触发器“74LS279”的四个R端接地（低电平），输出端（1Q1，1Q2，2Q1，2Q2）全部为低电平，于是74LS47的0=BI，显示器灯熄灭。（2）74LS148选通输入端0=ST（即0=EI），74LS148处于工作状态，此时锁存器不工作。（3）当Space位于“开始”端时，优先编码电路和锁存器同时工作，等待输入端（74LS148）的输入端0、7输入信号。（4）1Q1，使74LS148的1=ST（即1=EI），74LS148处于禁止工作状态，封锁了其他键的输入。（5）当按下的键松开后，74LS148的1=ESY（即1=GS），但由于1Q的输出端仍维持高电平不变，所以仍然处于禁止工作状态，封锁了其他键的输入。（6）当Space接地，才能复位，进入下一轮工作。2. 30秒倒计时电路 该部分主要由时钟脉冲产生电路，十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和 2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，发光二极管发亮，同时以后选手抢答无效。 图4 30秒倒计时电路74LS48的7、6、2、3引脚接受来自74LS192的输出信号并把它译码，显示在数码管上。74LS192的9、10、11、15引脚完成时间设定功能，本设计要求定时30秒，所以把左边的芯片的1、15引脚接高电位，其余的全接低位，使得初始时间设定为30秒。工作过程为：抢答开始前74LS192的置数端为低电位，处于初始状态，数码管显示为30，5引脚接高电位。抢答开始后，秒脉冲推动右边的芯片开始倒计时，同时右边芯片产生的信号作为左边芯片的CP信号推动左边的芯片倒计时完成十进制的倒计时功能。当有人抢答后，1Q的输出为1，经过非门后变为0。通过与门屏蔽了秒信号，停止计时，完成显示抢答时间的功能。当30秒计时结束，左边的芯片产生的定时信号输出为低电位，也屏蔽了秒信号，使得数码管显示为00。74LS48译码器74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字，从而简化了程序。图5 74LS48引脚图74LS192是双时钟方式的十进制可逆计数器。表4 74LS192的功能表输入输出MRP3P2P1P0Q3Q2Q1Q01000000DCBADCBA011加计数011减计数图6 （A）引脚排列 (B) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。电路仿真图7 30秒倒计时电路仿真3.报警电路1.由555定时器和三极管构成的报警电路如图8所示：图8 报警电路其中555构成多谐振荡器其输出信号经三极管推动扬声器。PR为控制信号当PR为高电平时，多谐振荡器工作：反之，电路停振不再工作。（1）555定时器集成555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的数字、模拟混合型的中规模集成电路。555集成电路内部一共集成了21个晶体管、4个晶体二极管和16个电阻器,组成了两个电压比较器、一个基本R-S触发器、一个放电晶体三极管和一个由3个全等电阻组成的分压器。图9 555定时器内部方框图（2）555定时器构成的多谐振荡器多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Dc放电，使电路产生振荡。电容C在（2/3）Vcc和（1/3）Vcc之间充电和放电，从而在输出端得到一系列的矩形波。由555构成多谐振荡器电路如图所示：图10 555构成多谐振荡器图 图11多谐振荡器的波形图多谐振荡器的工作原理：多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。由555定时器构成的多谐振荡器如图11所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc 上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。充电时间常数T充=（R1R2）C。由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态。其维持时间TPL的长短与电容的放电时间有关，放电时间常数T放R2C0随着C的放电，uc下降，当uc下降到（1/3）Vcc时，输出uo为高电平，放电管VT截止，Vcc再次对电容c充电，电路又翻转到第一暂稳态。不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一旦起振后，uc电压总是在（1/32/3）Vcc之间变化。图11所示为工作波形。（3）蜂鸣器图12 蜂鸣器蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。蜂鸣器buzzer发声原理是电流通过电磁线圈，使电磁线圈产生磁场来驱动振动膜发声的。四、性能的测试抢答开始后，30s掉计时开始，当7号选手抢答后，倒计时停止，一切正常，如图13图13 抢答器演示（1）抢答开始后，30s掉计时开始，当1号选手抢答后，倒计时停止，一切正常，如图14图14 抢答器演示（2）五、结论根据仿真结果，该抢答器具备了抢答、定时、报警功能。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。六、性价比该抢答器与同等功能的抢答器相比比较简单，所用器件比较常见，器件便宜，操作简单易懂，适合大多数情况使用。该抢答器稳定性较高，能出色的完成抢答、定时、报警的功能。七、课设体会及合理化建议这是我第一次接触multisim软件，在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在通过多次对电路的改进，上机仿真以及接线调试，终于使整个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。设计单元电路阶段，这个阶段可以说是考察数电书本知识的阶段。所有的设计方法还有步骤