计算机组成原理期末(整理).doc

计算机组成原理期末复习纲要1、 理解与识记。1、冯诺依曼体制的核心思想：采用存储程序工作方式。 事先编制程序(根据问题找算法编程序)； 将程序存储于计算机的存储器中； 计算机在运行时自动地、连续地从存储器中依次取出指令加以执行。2、 总线的特性:机械特性、电气特性、功能特性、时间特性。3、 指令系统的定义：一台计算机中所有机器指令的集合。对指令系统性能的基本要求:完备性、有效性、规整性、兼容性。4、 （1）寄存器寻址 在指令的地址码部分给出某一寄存器的某一单元的名称，而所需的操作数就在这个寄存器的该单元中。EA=Ri； 执行阶段不访存，只访问寄存器，执行速度快 寄存器个数有限，可缩短指令字长 （2）、寄存器间接寻址 地址码部分给出的是寄存器的某个单元格名称，该单元格中存放的是操作数在主存中的地址。EA=(Ri)；有效地址在寄存器中， 操作数在存储器中，执行阶段访存便于编制循环程序（3） 、相对寻址 把当前PC中的内容与指令地址码部分给出的位移量之和作为操作数的地址. EA = ( PC ) + A；A 是形式地址（可正可负，补码）A 的位数决定操作数的寻址范围,广泛用于转移指令。（4） 、 变址寻址 IX 为变址寄存器（专用），通用寄存器也可以作为变址寄存器EA = ( IX ) +A；如果在变址寻址中引入基址寄存器，则EA=(IX)+(BR)+A；可扩大寻址范围,IX 的内容由用户给定 在程序的执行过程中 IX 内容可变，形式地址 A 不变 便于处理数组问题5、分辨率：在显示屏幕上，图像都是由称作像素的光点组成的，光点的多少称作分辨率（显示设备能够表示像素的个数）；灰度级：所显示像素点的暗亮差别称作灰度级。中断:在接到随机请求后,CPU暂停执行原来的程序,转去执行中断处理程序,为响应的随机事件服务,处理完毕后CPU恢复原程序的继续执行,这个过程称为中断.DMA控制方式的基本思想（P253）：是一种完全由硬件执行的主存与外设之间数据直接传送的I/O控制方式,由DMA控制器从CPU接管对总线的控制权，数据传送不经过CPU，而直接在主存和外设之间进行。一般用于高速成组的数据传送。DMA 与主存交换数据的三种方式： (1) 停止 CPU 访问主存(CPU暂停方式)(2) CPU周期挪用（或周期窃取）(3) DMA 与 CPU 交替访问（直接访问存储器工作方式）DMA方式传送数据的三个阶段：预处理、数据传送、后处理。6、通道的基本功能：P261P262通道是一种硬件机构，又称I/O处理机。因其是专用，故有很强的I/O处理能力。它接受CPU的委托，独立地执行自己的通道程序来实现内存与外设之间的数据传输。当CPU委托的I/O任务完成后，通道发出中断，请求CPU进行结束处理。根据信息交换方式，通道可分成：选择通道、多路通道（字节多路通道、成组多路通道）。比较四种I/O控制方式与CPU的并行程度高低：程序查询方式：数据在CPU和外设之间的传送完全靠计算机程序控制，是在CPU主动控制下进行的。中断方式：适用于随机出现的服务，按字节方式传输数据，一定程度上实现了CPU与I/O设备的并行工作。DMA方式：适用于内存与外设之间的大批量数据交换的场合，以块的方式传输数据，传输率仅受内存访问时间的限制，基本实现了CPU与外设的并行工作。通道方式：可实现对外设的统一管理和外设与内存之间的数据传送，完全实现了CPU与外设的并行工作。7、 DRAM、SRAM的比较：存储原理集成度芯片引脚功耗价格速度刷新动态DRAM电容高少小低慢有静态SRAM触发器低多大高快无DRAM刷新的概念：为了维持DRAM记忆单元存储信息，通常每隔2ms就必须对存储体中所有记忆单元的栅极电容补充一次电荷，这个过程就是刷新。8、 机器指令与微指令之间的关系： 1.一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的 操作划分成若干条微指令来完成，由微指令进行解释和执行。 2.从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。指令周期的定义：取出并执行一条指令所需的全部时间。微程序控制的基本思想:将微程序设计技术和存储技术相结合,用微程序设计的思想来组织操作控制逻辑,将微命令按一定规则组合成微指令,再把这些微指令按时间先后排列构成微程序,放在一个只读的控制存储器中.当机器运行时，逐条地读出这些“微指令”，从而产生所需要的各种微操作控制信号，使相应部件执行规定的操作。控制存储器的功能：用来存放实现全部指令系统的微程序9、 CPU的四大基本功能：(1)指令控制；(2)操作控制；(3)时间控制；(4)数据加工。控制器主要组成部件：程序计数器PC、指令寄存器IR指令译码器、时序产生器、操作控制器运算器主要组成部件：算术逻辑单元ALU、累加寄存器AC数据缓冲寄存器DR、状态条件寄存器PSW主存和CPU之间增加cache的目的（P101）：为了解决CPU和主存之间速度不匹配。2、 计算与推理。 1、正数的反码与原码相同,负数的反码为其原码的符号位不变,其余各位按位变反 正数的补码与原码相同,负数的补码为其反码的末位加一可得 规则1.反码运算时,其符号位与数值一起参加运算. 2.反码的符号位相加后如果有进位出现,则需把它送到最低位去相加. 3.反码的运算形式：X+Y反=X反+Y反 X-Y反=X反+-Y反无论正数还是负数,移码与补码的数字位相同,符号位相反规则1.移码的运算形式：X+Y移=X移+Y补 X-Y移= X移+-Y补 2.移码的符号位相加后如果有进位出现,则需把这个进位舍去2、主存容量16MB，cache容量8KB，4个字节为一块，采用直接映像，回答如下问题：1.主存与cache各包含多少块？2.主存分多少区？3.主存地址分几个字段？每个字段多少位？4.在该方式下，主存的第5000块位于哪个区？映像到cache的哪个块中？分析：1.主存块数：已知主存容量16M，4B为一块则 主存块数=主存容量/每块容量= 1610241024/4=222块 cache块数=cache容量/每块容量= 81024/4=211块 2.主存分几个区：主存分区数=主存总块数/cache总块数= 222/211=211区 3.主存分三个字段：主存区号标记位、cache块地址位、块内地址 主存区号标记位数=11位 cache块地址位数=11位 块内地址位数=2位 4. 位于哪个区:块号DIVcache总块数=5000 DIV 211=2区映像到cache哪个块:块号MODcache总块数=5000 MOD 211=904块3、例题：某程序对页面要求的序列为：P1,P2,P3,P4P1,P2,P5,P1,P2,P3,P4,P2，设cache为3个块,请分别采用FIFO算法和LRU算法，求命中率各是多少？分析： FIFO：当前cache中如果存在与调入的页面相同的页面，则命中，否则不命中.当命中时,不发生页面置换,并标记一次命中，不命中时,发生页面置换,将此时cache中最先调入的页面置换出去. 页号块号123412512342123命中次数命中率=2/12 100%=17%LRU： 分析:当前cache块中如果存在与调入的页面相同的页面，则命中，否则不命中.当命中时,要发生页面置换,cache中哪一个页面与调入的页面相同就将哪一个页面置换出去,并标记一次命中,不命中时,同样发生页面置换,将此时cache中最先调入的页面置换出去. 页号块号123412512342123命中次数命中率=3/12 100%=25%4、 例题1：基址存储器的内容为2000H，变址寄存器内容为03A0H，指令的地址码部分是3FH，当前正在执行的指令所在的地址为2B00H，请求出变址编址（考虑基址）和相对编址两种情况的访存有效地址。变址编址情况下访存的有效地址:EA=基址寄存器内容+变址寄存器内容+形式地址A=2000H+03A0H+3FH=23DFH相对编址情况下访存的有效地址：EA=（PC）+A=2B00H+3FH=2B3FH例题2：已知某指令形式地址A为4000H,内存4000H单元的内容为2000H,2000H单元的内容为3000H，PC内容为2AFH，变址寄存器X中内容为90H，基址寄存器R的内容为3CBH。求以下寻址方式下的有效地址是多少：直接寻址： EA=A=4000H一次间接寻址：EA=(A)=2000H变地址寻址：EA=(IX)+A=90H+4000H=4090H相对寻址：EA=(PC)+A=2AFH+4000H=42AFH5、某磁盘组有6个盘片,存储区域内径直径22cm,外直径为33cm,道密度为40道/cm,内层位密度为400位/cm,转数为2400转/分,问:1.共有多少个盘面可用?共有多少柱面?2.盘组总存储容量是多少?3.数据传输率是多少?4.采用定长数据块记录格式,直接寻址的最小单位是什么?寻址命令如何表示磁盘地址?5.如果某文件长度超过一个磁道容量,应将它记录在同一个存储面上还是存储在同一个柱面上?为什么?1.分析:最上面和最下面的盘面是不可用的 盘片可用面个数=盘片个数22=6 2-2=10 个柱面数:有效区域:有效区域=(外道直径-内道直径)/2=(33-22)/2=5.5 cm 柱面数=道密度有效区域 =405.5=220 道(即220个柱面)2.盘组总存储容量:盘组容量=盘面容量盘片可用面个数=道容量柱面数盘片可用面个数 =内层位密度 内道周长柱面数盘片可用面个数 =(400 /8)3.14 22 220 10 =3454220 10 =7598800B7.25MB3. 数据传输率=每秒转速道容量=2400/60 3454=13816 B/s4.采用定长数据块记录格式,直接寻址的最小单位是一个记录块（一个扇区），其编址方式可为如下格式：台号 柱面号 盘面号扇区号5. 记录在同一个柱面上，因为当文件长度超过磁道容量时,不需要重新找道，数据读写速度快。6、关于字位扩展的应用举例:根据所给条件,确定CPU与存储器的连接图.步骤:1.确定存储器中包含芯片的个数：如果用 M N位 的存储芯片组成 K L位 的存储器,则需芯片个数为: K/M *L/N 个。 2.确定CPU连接到每个芯片的地址线条数，总的数据线条数。 将芯片容量大小转换成字节,再转换成2n形式,则n为连接芯片的地址线条数,构成的存储器的总位数即为所需数据线条数. 3.每组芯片数=存储器总位数/每块芯片位数 分组数=总的芯片个数/每组芯片数4.根据分析结果确定连接图例题1：已知一个存储器用RAM芯片(8K4位)形成一个16K8位的RAM区域,假设RAM芯片有CS和R/W信号端,CPU地址总线为14根(A0A13),数据线为8根(D0D7),控制信号为R/W(读写),MREQ时(当存储器进行读/写操作时,该信号指示地址总线上的地址是有效的).画出该CPU与存储器的连接图.分析：1.确定RAM芯片的个数:16/8 * 8/4 = 4 片 2.确定CPU连接到RAM芯片的地址线条数:8K=81024B=213B 故CPU连接到芯片的地址线条数为13根(A0A12) 3.每组芯片数=存储器总位数/每块芯片位数=8/4=2片分组数=总的芯片数/每组芯片数=4/2=2组4. 根据分析画出CPU与存储器的连接图例题2：某CPU提供16条地址线(A0A15),8条数据线(D0D7)及R/W控制信号,CS片选信号,目前使用的存储器包含4KB的ROM区域,采用2K8位的芯片组成,RAM区域的地址范围为:4000H4FFFH,采用4K2位的芯片构成,请画出CPU与存储器的连接图.分析：1.确定ROM芯片和RAM芯片的个数 ROM:ROM区域的容量和位数(4K8位) 4/2 * 8/8 = 2 片 RAM区域的容量:通过地址范围确定RAM区域的容量4FFFH-4000H=FFFH=4095D 4096B/1024=4KB4KB即为RAM区域的容量.(4K 8位) 4/4 * 8/2 =4 片2.确定CPU连接到每个芯片的地址线条数:ROM:地址线条数为11根. RAM:地址线条数为:12根3.确定分组及每组芯片数:ROM:每组芯片数=ROM区域总位数/每片ROM位数=8/8=1片 分得组数=总ROM芯片数/每组芯片数=2/1=2组RAM:每组芯片数=RAM区域总位数/每片RAM位数=8/2=4片 分得组数=总RAM芯片数/每组芯片数=4/4=1组4. 根据分析画出CPU与存储器的连接图7、 异步刷新方式下，求刷新信号周期。第3章 习题4（P102）：有一个1024K*32位的存储器，由128K*8位的DRAM芯片构成。问：（1） 总共需要多少DRAM芯片？ （2）设计此存储体组成框图。（3） 采用异步刷新方式，假设DRAM 128*128 如单元刷新间隔不超过8ms,则刷新信号周期是多少？分析：（1）、总共需要DRAM芯片：1024/128 * 32/8 = 32 片 （2）、连接到每个芯片的地址线数：17条每组芯片数：32/8 = 4 片分组数：32/4 = 8 组画图。（3） 、刷新周期 = 最大刷新时间间隔/行数 = 8/128 = 0.0625 ms8、取指令的过程：1.明确指令地址：2. 取指令：数据在主存和运算器之间进行存取访问的数据通路：取数据到运算器的通路：存数据到存储器的通路：9、操作码扩展技术的相关例题 规则1.令某定长指令的操作码长m位,每个操作数地址码长n位,其中包含三地址指令K条,二地址指令L条,则有:L=(2m-K).2n 二地址指令条数=（总的指令条数-三地址指令条数）. 2n 若除包含三地址指令,二地址指令外,还包含有一地址指令M条,则有:M= (2m-K).2n-L. 2n一地址指令条数=(总的指令条数-三地址指令条数). 2n-二地址指令条数.2n 规则2:操作码的长度=指令长度-地址码总长度 操作数地址码总长度要以操作数的地址数最多的指令地址码长度为准.例题:某机为定长指令结构,指令长度为16位,每个操作数的地址码长2位,指令分为单操作数,双操作数,三操作数三种,若三操作数指令已经有a条,单操作数指令已有b条,(1)求双操作数指令最多有多少条?(2)分别画出该指令系统中三操作数、双操作数、单操作数指令的地址格式。（1）分析：从题意知，该定长指令结构从三地址指令扩展到一地址指令，根据题意有： 操作码长度=指令长度-地址码总长度 =16-32=10位根据公式：设双操作数有x条b=(210-a).22-x.22 x=4096-4a-b/4(2) 三种操作数地址格式三操作数地址双操作数地址单操作数地址 P101102:习题1：设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K * 8位SRAM芯片组成，需要多少片？（3）需要多少位地址作芯片选择？分析：（1）220B=1024*1024B = 1MB （2）1024/512 * 32/8 = 8 片（3） 连接到每个芯片雷地址线19条，剩下一条作为芯片选择。习题6：用32K*8位的E2PROM芯片组成128K*16位的只读存储器，试问：（1） 数据寄存器多少位？（2）地址寄存器多少位？（3） 共需多少个E2PROM芯片？（4）画出此存储器组成框图。分析：（1）16位（2）17位（128KB = 217B） （3）128/32 * 16/8 = 8 个 （4）连接到每个芯片的地址线数：15条（32K）每组芯片数：2片 分组数：4组画图。P234:习题7：某磁盘存储器转速 r =3000转/分，共有4个记录面，每道记录信息为12288B，最小磁道直径为230mm，共有275道。问：（1） 磁盘存储器的存储容量是多少？（2）磁盘数据传输率是多少？（3） 平均等待时间是多少？（4）给出一个磁盘地址格式方案。分析：（1）磁盘容量 = 道容量 * 柱面数 * 记录面个数 = 12288/1024 * 275 *4 = 13200KB = 12.89MB（2） 数据传输率 = 每秒转数 * 道容量 = 3000/60 * 12 = 600 KB（3） 平均等待时间 = （60/每分转数）/2 = 0.01 s（4） 磁盘地址格式方案 台号 柱面号盘面号扇区号习题8：已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均找道时间为60ms，每道存储容量为96KB，求磁盘的存取时间与数据传输率。分析：平均存取时间 = 平均找道时间 + 平均等待时间=60ms + (60/2400) / 2 * 1000 = 72.5ms数据传输率 = 每秒转数 * 道容量 = （24