实验四 组合逻辑器件.doc

实验四 组合逻辑器件设计一、实验目的1. 了解ABEL语言的编程、下载的方法；2. 了解一个简单的组合逻辑器件的设计方法；3. 了解MACH芯片的使用方法。4. 熟悉在系统编程的使用，了解现场可编程器件的开发过程，为后一个实验“设计扩展指令“做准备。二、实验指导1. 实验环境、设备与必要技术说明(1) MACH的输入可以来自指令寄存器IR，而IR可以接收内部总线上的数据，内部总线可以接收16位数据开关的内容，因此可以通过16个开关向MACH提供输入信号，即开关（经SWTOIB244）内部数据总线IB指令寄存器IRMACH。为此，教学计算机选择单步、手拨（可将开关数据经SWTOIB244送到IB），并使DC2=001（使/GIR有效，确保IR接收IB上的数据）。(2) MACH的输出可以选择33个控制信号（因为教学机实验箱有指示灯），因为这些信号还与其他3组线路的输出直接连接在一起，故需要把控制开关置成联机（阻断脱机运算时24个微型开关提供的信号），同时还要选择组合逻辑（阻断微程序控制）。故本次实验必须将开关置成11101，即单步、手拨、组合、16位、联机。2. 参考：用MACH实现一个2-4译码器。MODULE MACHTITLE 2-4 decoderDECLARATIONS输入引脚声明IR8,IR9,IR10,IR11,IR12,IR13,IR14,IR15 pin 43.50;IR0 pin 63; IR1 pin 68;IR2 pin 18;IR3 pin 13;IR4 pin 37;IR5 pin 38;IR6 pin 35;IR7 pin 36;MACH_ON pin 10; MACH output control输出引脚声明_MIO pin 55 istype com;REQ pin 58 istype com;_WE pin 56 istype com;Access I/O and MemoryA0,A1,A2,A3 pin 5.8 istype com;B3,B2,B1,B0 pin 96.99 istype com;SCi0,SCi1 pin 22.23 istype com;SSH0,SSH1 pin 20.21 istype com;I8,I7,I6 pin 81.83 istype com;I5,I4,I3 pin 59.61 istype com;I2,I1,I0 pin 74.76 istype com;SST0,SST1,SST2 pin 24.26 istype com;DC1_0,DC1_1,DC1_2 pin 31.33 istype com;DC2_2,DC2_1,DC2_0 pin 86.88 istype com;NewIns pin 73 istype com;SettingsAll = A0.A3,B0.B3,SCi0,SCi1,SSH0,SSH1,SST0.SST2,I8.I0,DC1_0.DC1_2,DC2_0.DC2_2;EQUATIONS=在下面添加逻辑表达式2-4译码器，IR0、IR1输入，IR2使能控制，A0A3为4输出A0=!( !IR2 & !IR1 & !IR0); A1=!( !IR2 & !IR1 & IR0);A2=!(!IR2 & IR1 & !IR0);A3=!(!IR2 & IR1 & IR0);=DC2_2 =0;DC2_1 =0;DC2_0 =1; DC2=001，即/GIR有效，IR接收IB上的数据NewIns=0; 阻断GAL1，2，5，7输出All.OE=MACH_ON; 组合逻辑时有输出END3. 在ispLEVER中完成上述2-4译码器的设计(1) 打开ispLEVER，新建一个工程(FileNew Project)，工程类型选择Schematic/ABEL类型。(2) 双击器件图标，因为实验的MACH是Lattice iM4A5-128/64，故在family中选择ispMACH4 A5，device选择M4A5-128/64。(3) 导入一个已有的源文件或新建源文件(4) 编译ABEL源文件：单击要编译的ABEL文件，双击右侧窗口的“Compile Logic”(5) 生成JEDEC文件：单击器件图标，双击右侧窗口的“Fit Design”，后续对话框选确定。(6) 打开ispVM Systme，将前一步生成的jed文件写入MACH芯片三、实验设备微机、JTAG电缆、组成原理实验箱。四、实验前准备1. 了解ABEL-HDL语言的编程方法和一个简单的程序所必须的结构。2. 设计自己的组合逻辑器件。3. 编写ABEL-HDL语言程序。4. 仔细阅读实验指导书。五、实验内容以下各题均要有源代码、测试数据。1. 在MACH上设计一个二选一选择器。2. 在MACH上设计一个四位的或门。3. 在MACH上设计一个一位全加器。4. 在MACH上设计一个四位全加器。5. 在MACH上设计