Cadence PCB 设计与制板.doc

1、安装： SPB15.2CD13，安装1、2，第3为库，不安装 License安装： 设置环境变量lm_license_fileD:Cadencelicense.dat 修改license中SERVERyyhANY5280为SERVERzengANY5280 2、用DesignEntryCIS(Capture)设计原理图 进入DesignEntryCISStudio 设置操作环境OptionsPreferencses: 颜色：colors/Print 格子：GridDisplay 杂项：Miscellaneous .常取默认值 配置设计图纸： 设定模板：OptionsDesignTemplate:（应用于新图） 设定当前图纸OptionsSchematicPageProperities 创建新设计 创建元件及元件库 FileNewLibrary(.Labrary1.OLB) DesignNewPart.(NewPartProperties) Partsper1/2/.(封装下元件的个数) PakageType:（只有一个元件时，不起作用） Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑） Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件) 一个封装下多个元件图，以Viewnextpart(previouspart)切换视图 PartNumbering: Alphabetic/numeric Place(PIN.Rectangle) 建立项目FileNewProject Schematicnewpage(可以多张图： 单层次电路图间，以相同名称的“电路端口连接器”off-pageconnector连接 层次式电路图：以方块图（层次块HierarchicalBlock.）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接 绘制原理图 放置元器件：Place 元件：Part（来自Libraries,先要添加库） 电源和地（powergnd） 连接线路 wire bus：与wire之间必须以支线连接，并以网标(netalias)对应（wire:D0，D1.D7;bus:D0.7） 数据总线和数据总线的引出线必须定义netalias 修改元件序号和元件值 创建分级模块（多张电路图） 平坦式（单层次）电路：各电路之间信号连接，以相同名称的off-pageconnector连接 层次式电路图：以方块图（层次块HierarchicalBlock.）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接 标题栏处理： 一般已有标题栏，添加：PlaceTitleBlock（） PCB层预处理 元件的属性 编辑元件属性 在导入PCB之前，必须正确填写元件的封装（PCBFootprint） 参数整体赋值（框住多个元件，然后EditProperties） 分类属性编辑 EditPropertiesNewColumnClass:IC(IC,IO,Discrete三类，在PCB中分类放置) 放置定义房间（Room） EditPropertiesNewColumnRoom 添加文本和图像 添加文本、位图（Place.） 原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理DRC检查、生成网表及元器件清单） 设计规则检查（ToolsDesignRulesCheck.） DesignRulesCheck scope(范围):entire（全部）/selection（所选） Mode(模式)： occurences(事件：在同一绘图页内同一实体出现多次的实体电路） instance(实体：绘图页内的元件符号) 如一复杂层次电路，某子方块电路重复使用3次，就形成3次事件；子方块电路内本身的元件则是实体。 Action（动作）：checkdesignrules/deleteDRC Report（报告）： CreateDRCmarkersforwarn(在错误之处放置警告标记) Checkhierarchicalportconnection(层次式端口连接) Checkoff-pageconnectorconnection(平坦式端口连接) Reportidenticalpartreferenves(检查重复的元件序号) Reportinvalidpackage(检查无效的封装) Reporthierarchicalportsandoff-pageconnector(列出port和off-page连接) Checkunconnectednet CheckSDTcompatible Reportallnetnames Viewoutput ERCMatrix 元件自动编号（ToolsAnnotate） scope：Updateentiredesign/selection Action； Incremental/unconfitionalreferenceupdate resetpartreferenceto? Add/deleteIntersheetReference（在分页图纸的端口的序号加上/删除图纸的编号） Combinedproperty Resetreferencenumberstobeginat1eachpage Donotchangethepagenumber 自动更新器件或网络的属性（ToolsUpdateProperties.） scope：Updateentiredesign/selection Action： usecaseinseneitivecompares converttheupdatepropertytouppercase ynconditionallyupdatetheproperty Donotchangeupdatedpropertiesvisibility 评论(4)阅读(20) 3、Allegro的属性设定 Allegro界面介绍： Option(选项)：显示正在使用的命令。 Find（选取） DesignObjectFindFilter选项： Groups(将1个或多个元件设定为同一组群) Comps（带有元件序号的Allegro元件） Symbols（所有电路板中的Allegro元件） Functions（一组元件中的一个元件） Nets（一条导线） Pins(元件的管脚) Vias（过孔或贯穿孔） Clines（具有电气特性的线段：导线到导线；导线到过孔；过孔到过孔） Lines（具有电气特性的线段：如元件外框） Shapes（任意多边形） Voids（任意多边形的挖空部分） ClineSegs(在clines中一条没有拐弯的导线) OtherSegs(在line中一条没有拐弯的导线) Figures（图形符号） DRCerrors（违反设计规则的位置及相关信息） Text（文字） Ratsnets（飞线） RatTs（T型飞线） FindByName选项 类型选择：Net网络；Symbol符号；Devtype设备类型；Property属性；Group分组 类别选择:Name（在左下角填入）元件名称；List列表；Objecttype Visiblity(层面显示) View栏 Conductors栏：针对所有走线层做开和关 Planes栏：针对所有电源/地层做开和关 Etch栏：走线 Pin栏：元件管脚 Via栏：过孔 Drc栏：错误标示 All栏：所有层面和标示 定制Allegro环境 文件类型： .brd(普通的电路板文件) .dra(Symbols或Pad的可编辑保存文件) .pad（Padstack文件，在做symbol时可以直接调用） .psm（Library文件，保存一般元件） .osm(Library文件，保存由图框及图文件说明组成的元件) .bsm(Library文件，保存由板外框及螺丝孔组成的元件) .fsm(Library文件，保存特殊图形元件，仅用于建立Padstack的ThermalRelief) .ssm(Library文件，保存特殊外形元件，仅用于建立特殊外形的Padstack) .mdd(Library文件，保存moduledefinition) .tap(输出的包含NCdrill数据的文件) .scr（Script和macro文件） .art(输出底片文件) .log（输出的一些临时信息文件） .color(view层面切换文件) .jrl(记录操作Allegro的事件的文件) 设定DrawingSize（setupDrawingsize.） 设定DrawingOptions(setupDrawingoption.) status:on-lineDRC(随时执行DRC) Defaultsymbolheight Display： EnhancedDisplayMode: Displaydrillholes:显示钻孔的实际大小 Filledpads：将via和pin由中空改为填满 Clineendcaps：导线拐弯处的平滑 Thermalpads：显示NegativeLayer的pin/via的散热十字孔 设定TextSize（setupTextSize.） 设定格子（setupgrids.） Gridson:显示格子 Non-Etch:非走线层 AllEtch:走线层 Top：顶层 Bottom：底层 设定Subclasses选项（setupsubclasses.） 添加删除Layer NewSubclass. 设定B/Bvia(setupViasDefineB/Bvia.) 设定工具栏 同其他工具， 元件的基本操作 元件的移动：（EditMoveOptions.) Ripupetch：移动时显示飞线 Stretchetch：移动时不显示飞线 元件的旋转：（EditSpinFindSymbol） 元件的删除：（EditDelete） 信号线的基本操作： 更改信号线的宽度（EditChangeFindClines）optionlinewidth 删除信号线（EditDelete） 改变信号线的拐角（EditVertex） 删除信号线的拐角（EditDeleteVertex） 显示详细信息： 编辑窗口控制菜： 常用元件属性（Hard_Location/Fixed） 常用信号线的属性 一般属性： NO_RAT；去掉飞线 长度属性：propagation_delay 等长属性：relative_propagation+delay 差分对属性：differentialpair 设定元件属性(EditProperities) 元件加入Fixed属性：（EditProperitiesfindcomps.） 设置(删除)信号线：Min_Line_width:(EditProperitiesfindnets) 设定差分对属性：setupElectricalconstraintspreadsheetNetroutingdifferentialpair4、高速PCB设计知识（略） 5、建立元件库： 通孔焊盘的设计： 1、定义：类型Through，中间层（fixed），钻孔Drill/slot（圆形，内壁镀锡plated，尺寸） 2、层的定义：BEGINLayer（Top）层：REGULAR-PADTHERMAL-PADANTI-PAD ENDLAYER（同BEGIN,常用copybeginlayer,thenpasteit） TOPSOLDERMASK:只定义REGULAR-PAD，大于（Beginlayer层regular-pad,约为1.11.2倍） BOTTOMSOLDERMASK（同Topsoldermask,常用Topsoldermask,thenpasteit） 例1/- PadstackName:PAD62SQ32D *Type:Through *Internalpads:Fixed *Units:MILS Decimalplaces:4 LayerNameGeometryWidthHeightOffset(X/Y)FlashNameShapeName - *BEGINLAYER *REGULAR-PADSquare62.000062.00000.0000/0.0000 *THERMAL-PADCircle90.000090.00000.0000/0.0000 *ANTI-PADCircle90.000090.00000.0000/0.0000 *ENDLAYER（同BEGIN,常用copypaste） DEFAULTINTERNAL（NotDefined） *TOPSOLDERMASK *REGULAR-PADSquare*75.000075.00000.0000/0.0000 *BOTTOMSOLDERMASK *REGULAR-PADSquare*75.000075.00000.0000/0.0000 TOPPASTEMASK（NotDefined） BOTTOMPASTEMASK（NotDefined） TOPFILMMASK（NotDefined） BOTTOMFILMMASK（NotDefined） NCDRILL 32.0000Circle-DrillPlatedTolerance:+0.0000/-0.0000Offset:0.0000/0.0000 DRILLSYMBOL Square10.000010.0000 表贴焊盘的设计： 1、定义，类型single，中间层（option），钻孔（圆形，内壁镀锡plated，尺寸一定为0） 2、层的定义：BEGINLayer（Top）层：只定义REGULAR-PAD TOPSOLDERMASK:只定义REGULAR-PAD，大于（Beginlayer层regular-pad,约为1.11.2倍） 例2 PadstackName:SMD86REC330 *Type:Single *Internalpads:Optional *Units:MILS Decimalplaces:0 LayerNameGeometryWidthHeightOffset(X/Y)FlashNameShapeName - *BEGINLAYER *REGULAR-PADRectangle863300/0 THERMAL-PADNotDefined ANTI-PADNotDefined ENDLAYER（NotDefined） DEFAULTINTERNAL（NotDefined） *TOPSOLDERMASK *REGULAR-PADRectangle1003600/0 BOTTOMSOLDERMASK（NotDefined） TOPPASTEMASK（NotDefined） BOTTOMPASTEMASK（NotDefined） TOPFILMMASK（NotDefined） BOTTOMFILMMASK（NotDefined） NCDRILL（NotDefined） DRILLSYMBOL NotDefined00 手工建立元件（主要包含四项：PIN;Geometry:SilkScreen/Assembly;Areas:Boundary/Height;RefDes：SilkScreen/Display） 注意：元件应放置在坐标中心位置，即(0,0) 1、Filenew.packagesymbol 2、设定绘图区域：SetupDrawingsize.Drawingparameter. 3、添加pin：选择padstack，放置，右排时改变textoffset（缺省为-100,改为100）置右边 4、添加元件外形：（Geometery） *丝印层Silkscreen：AddLine(OptionActive:packagegeometery;subclass:silkscreen_top) *装配外框Assembly：AddLine(OptionActive:packagegeometery;subclass:Assembly_top) 5、添加元件范围和高度：（Areas） *元件范围Boundary:SetupAreaspackageboundary.AddLine(OptionActiveClass:Packagegeometry;subclass:Package_bound_top) *元件高度Height:SetupAreaspackageHeight.AddLine(OptionActiveClass:Packagegeometry;subclass:Package_bound_top) 6、添加封装标志：（RefDes）LayoutLabelsResDs.） *底片用封装序号（ResDesForArtwork）:Pin1附近（.RefDes:Silkscreen_Top) *摆放用封装序号（ResDesForPlacement）:封装中心附近（.RefDes:Display_Top) *封装中心点（Bodycenter）:指定封装中心位置(AddTextPackageGeometery:Boby_centre) 7、建立Symbol文件：FileCreateSymbol 利用向导建立5、建立电路板 1、建立MechanicalSymbol(FileNew.mechanicalsymbol) 绘制外框（outline）：OptionsBoardgeometry:outline 添加定位孔：Optionspadstack 倾斜拐角:（dimensionchamfer） 尺寸标注：ManfactureDimension/DraftParameters. 设定走线区域：shapepolygon.optionroutekeepin:all 设置摆放元件区域：Editz-copyshape.optionspackagekeepin:all;size:50.00;offset:xx 设置不可摆放元件区域：setupareaspackagekeepout.optionspackagekeepout:top 设定不可走线区域：setupareasroutekeepout.optionsroutekeepout:top 保存（Filesave:xx.dra） 6、建立电路板（FileNew.board） 建立文件 放置外框Mechanicalsymbols和PCB标志文件Fomatsymbols：PlaceManually.placementlistMechanicalsymbols。 放置定位孔元件：PlaceManually.placementlistMechanicalsymbols。（同前一种效果） 放置光学定位元件 设置工作grid 设定摆放区间（AddRectangle:optionsBoardGeometry；TopRoom 设定预设DRC值：SetupConstraints. 设定预设贯穿孔（via） 增加走线内层：setupsubclass. DRCasphotoFilmType:Positive正片形式，对应Layertype为Conductor；negative:负片对应Layertype为Plane 保存电路板文件 3、读入Netlist：FileImportLogic. 7、设置约束规则 1、Allegro中设置约束规则（SetupConstraints.）SpacingRules和PhysicalRules 2、设置默认规范.setconstraintssetstandardvalue 3、设置和赋值高级间距规范： 设定间距规范值:setvalue 设定间距的Type属性:EditPropertiesnets.D6/8，同组间距为6；与其他信号线间距为8mil 添加规范值setvalueadd. 4、设置和赋值高级物理规范：（基本同上） 设定物理规范值: 5、建立设计规范的检查(setupconstraits.) 8布局 1、手动摆放元件：Placemanually. 查看元件属性：DisplayElemant;FindComps;单击要查看属性的元件 2、自动摆放元件：PlaceQuickPlace. 3、随机摆放：EditMove. 4、自动布局：PlaceautoPlace 网格：TopGrid. 设置元件进行自动布局的属性:EditPropertiesFind.more. 5、设定Room： 设定Room:addrectangle;optionsboardgeometrytoproom 给Room定义名字;Addtext;optionsboardgeometrytoproom 定义该Room所限制的特性和定义某些元件必须放置在该Room中： 定义Room所限制的特性：EditProperties;选中Room