实验四 基本时序逻辑电路的VHDL模型.doc_第1页
实验四 基本时序逻辑电路的VHDL模型.doc_第2页
实验四 基本时序逻辑电路的VHDL模型.doc_第3页
实验四 基本时序逻辑电路的VHDL模型.doc_第4页
实验四 基本时序逻辑电路的VHDL模型.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验四 基本时序逻辑电路的VHDL模型一 、 实验目的1掌握简单的VHDL程序设计。2 掌握VHDL语言对基本时序逻辑电路的建模。二、实验内容 分别设计并实现锁存器、触发器的VHDL模型。（一） 寄存(锁存)器1 实验原理寄存器用于寄存一组二值代码，广泛用于各类数字系统。因为一个触发器能储存1位二值代码，所以用N个触发器组成的寄存器能储存一组N位的二值代码。2 实验内容：实现同步锁存器（同步锁存器指复位和加载功能全部与时钟同步，复位端的优先级最高。在数字系统设计时，采用完全同步的锁存器，可以避免时序错误。）附：一个8位寄存器的VHDL描述。LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG IS PORT(D：IN STD_LOGIC_VECTOR(0 TO 7); CLK:IN STD_LOGIC; Q:OUT STD_LOGIC_VECTOR(0 TO 7);END REG;ARCHITECTURE ART OF REG IS BEGIN PROCESS(CLK) BEGIN IF(CLKEVENT AND CLK=1)THEN Q=D; END IF; END PROCESS;END ART;（二）触发器实验内容：1、D触发器1）、带异步置位的D触发器（当时钟信号或置位信号有跳变时激活进程。如果置位信号有效（高电平），D触发器被置位，输出信号高电平，如果置位信号无效，此时时钟信号出现上升沿，D触发器输出信号变为输入信号）；2）、带异步复位和置位的D触发器（当时钟信号、复位信号或置位信号有跳变时激活进程。如果复位信号有效（高电平），D触发器被复位，输出信号低电平；如果复位信号无效置，而置位信号有效（高电平），D触发器被置位，输出信号高电平，如果复位信号和置位信号都无效，此时时钟信号出现上升沿，D触发器输出信号变为输入信号）。附：最简单的D触发器，没有复位和职位信号。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DCFQ IS PORT(D,CLK:IN STD_LOGIC; Q:OUT STD_LOGIC);END DCFQ;ARCHITECTURE ART OF DCFQ IS BEGIN PROCESS(CLK) BEGIN IF (CLKEVENT AND CLK=1)THEN - 时钟上升沿触发 Q=D; END IF; END PROCESS;END ART;上述触发器为最简单的D触发器，没有复位和职位信号。根据上例写一个2、JK触发器从真值表可以看出，PRN=0 时，触发器置数，Q=1；CLRN=0 时，触发器清零，Q=0；当PRN=CLRN=J=K=1时，在CLK 上升沿的时候，触发器翻转。3)RS触发器四、实验报告1、简要说明实验步骤。2、写出实验用的VHDL源程序。3、记录仿
人人文库> 全部分类> 应用文书 > 研究报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论