某某大学 电子技术课程设计说明书 数字钟课程设计.doc

某某 大学电子技术课程设计说明书 题 目：数字钟课程设计 系 部：信息与控制工程学院 专 业：自动化 班 级：XXXX级 X班 学生姓名: XXX 学 号: XXXXXXXXXX指导教师: XXX XXXX年 12 月 07 日设 计 任 务 与 要 求一、任务1.熟悉集成电路的引脚安排2.熟悉数字钟的设计与制作方法3.熟悉各芯片的逻辑功能并掌握使用方法.4.熟练应用焊接技术.5.了解面包板结构及其接线方法. 6.了解数字钟的组成及工作原理.7. 用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试二、要求1.设计指标 （1）时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.（2）时间以24小时为一个周期; （3）显示时,分,秒; 2.设计要求 （1）初步掌握电子电路的设计方法；（2）培养自学能力和分析解决实践问题的能力；（3）了解电子电路的生产过程；; （4）巩固常用电子仪器仪表的使用方法；（5）培养认真、一丝不苟、实事求是的工作作风；（6）学会撰写实践总结报告（7）了解科研的基本程序，为今后的发展打下牢固的基础.3.制作要求自行装配和调试,并能发现问题和解决问题.4.完成设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.设计原理及其框图。画出电路原理图。电子技术课程设计说明书目 录摘 要1一 、数字电子钟概述1第1章 方案设计与论证21.1方案设计21.2 论证2第二章系统分析与设计32.1 数字钟的组成框图32.2 器件选择32.2.1 CB555定时器32.2.2 十进制计数器74LS16072.2.4非门74LS00122.2.5面包板及电阻、电容等器件122.3 单元电路设计132.3.1六十进制分、秒电路132.4完整的电路图及工作原理152.4.1完整的电路152.5附录16收获和体会17参考文献19 摘 要一 、数字电子钟概述数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时。数字钟电路主要由译码显示器、时计数、分计数、秒计数器，振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用多谐振荡器来实现，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的计时。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。关键词：计时装置 计时周期 计数器 译码显示第1章 方案设计与论证1.1方案设计方案一：首先构成一个CB555定时器产生一秒钟的震荡周期，由74LS160采用清零法分别组成六十进制的秒记数器、六十进制分记数器、二十四进制时记数器。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用BS201A数码管作为显示器，74LS48为驱动器。、方案二：一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。1.2 论证通过数字钟方框图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用CB555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。再选用合适的集成块，本实验中使用的芯片有六片74LS160.BS201A一片.74LS48六片.CB555一片，另外还有面包车板电阻电绒以及不同颜色的线。根据实验原理图进行联线就可以组成一个数字钟.第二章系统分析与设计2.1 数字钟的组成框图数字钟的组成框图如图图2-1 数字钟的组成框图2.2 器件选择2.2.1 CB555定时器定时器采用555定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。二者的逻辑功能和引脚排列完全相同，易于互换。该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。图2-2 CB555的内部结构图CB555的功能表如下表表2-1 CB555的功能表用555定时器接成的多谐振荡器图2-3 多谐振荡器结构图将555定时器的VI1和VI2连在一起接成施密特触发器，然后再将VO经RC积分电路接回输入端即可。电阻和电容构成一个积分电路，其输入端接施密特触发器的输出端，其输出端接施密特触发器的输入端。用555定时器构成多谐振荡器就是这个思路。于是，我们先用555定时器构成一个施密特触发器，再把这个施密特触发器改接成多谐振荡器图6.5.6。不过，我们这个施密特触发器稍微复杂一些，除了“二六一搭”以外，又增加了一个电阻。与555定时器内部的放电管构成了一个反相器。逻辑上，这个反相器的输出与555定时器的输出完全相同。因此，这个施密特触发器有两个输出端，分别为555定时器的3号脚和7号脚。我们看到，电阻和电容构成了积分电路，施密特触发器的一个输出端（7号脚）接积分电路的输入端，积分电路的输出端接施密特触发器的输入端。这样，就构成了一个多谐振荡器图中电容C充电时间T1及放电时间T2各为T1=（R1+Cln（VCC-VT-）/（VCC-VT+） =（R1+R2）Cln2T2=R2ln(0-VT+)/(0-VT-) =R2ln2故电路的振荡周期为T=T1+T2=（R1+R2）Cln2本次实验中要求振荡周期为一秒，即,T=（R1+R2）Cln2=1,C=10微法,得 RA=RB=48千欧。由此得到设计的多谐振荡器如下图图2-4 多谐振荡器接线图2.2.2 十进制计数器74LS160当置数端为低电平，清零端为高电平时，电路工作在预置数状态；当置数端及清零端都为高电平而ER=0，ET=1时，电路工作在保持状态；当置数及清零端为高电平而且EP=ET=0时，电路工作在计数状态。74LS160的功能 表2-2 74LS160的功能表 图2-5 74LS160的管脚图2.2.3译码器74LS48及数码管74LS48是以A1A2A3A0表示显示译码器输入的 信号(8421BCD码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。使能端的作用如下： (1) 是试灯输入端，当=0，=1时，不管其它输入是什么状态，ag七段全亮；(2)灭灯输入，当=0，不论其它输入状态如何，ag均为0，显示管熄灭；(3)动态灭零输入，当=1，=0时， 如果=0000时，ag均为各段熄灭； (4) 动态灭零输出，它与灭灯输入共用一个引出端。当=0或=0且=1，=0000时，输出才为0。片间 与配合，可用于熄灭多位数字前后所不需要显示的零。BCD七段显示译码器的A0A1A2A3表示译码器输入的BCD代码，以Ya-yb表示输出的七位二值代码，并规定用1表示数码管中线段的点亮状态，用0表示线段的熄灭状态。则根据显示字形的要求得到7448的真值表：表2-3 74LS48的真值表、 图2-6 74LS48的管脚图 数码管 在数字钟实验中所用的半导体数码管是BS201A,这种数码管每个线段都是一个发光二极管简称LED.,因而也把它叫做LED数码管或者LED七段显示器.在BS201中右下角处增设了一个小数点,形成了所谓的八段数码管,BS201A属于共阴极类型.图2-72.2.4非门74LS0074LS00是一个2输入端四与非门,输出Y是输入A与B的非.通过一端悬空也可以构成非门使用.图2-8 74LS00的管脚图表2-4 74LS00的真值表2.2.5面包板及电阻、电容等器件 面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通. 实验中用到一个别10微法的电解电容和一个0.01微法的电容.在多谐振荡电路中电阻为48千欧.2.3 单元电路设计2.3.1六十进制分、秒电路图2-9 60进制分秒电路接线图 本图采用的是整体置数，此方法的可靠性高一些。首先仍将两片74LS160接成百进制的计数器。然后将电路的59状态译码产生LD=1信号，同时家到两片74LS160上，在下个计数脉冲到达时，将0000同时置入两片74LS160中，从而得到60进制的计数器。进位信号可以直接由门G引出。 图2-10 时电路接线图24进制的计数器是用整体置零的方法接成的。首先将两片74LS160以并行进位方式连成一个百进制计数器。当计数器从全0状态开始计数，计如29个脉冲时，经门G1译码产生低电平信号立刻将两片74LS160同时置0，于是便得到29进制计数器。需要注意的是计数过程中第二片74LS160不出现1001状态，因而它的C端不能给出进位信号，而我们用24进制计数器的是时单元电路，它不用进位，所以正适合。虽然置零法不稳定，但对一个小电路如数字钟的影响却不大，而且接法相对与置数来说简单的多2.4完整的电路图及工作原理2.4.1完整的电路图2-11 完整的接线原理图 2.4.2 工作原理按照原理图连接好引脚图，CB555将产生 一个一秒地震荡周期。把它作为秒计数器的CP脉冲，秒计数器每累计六十秒将产生一个分脉冲。这个分脉冲作为分计数器的CP脉冲，分计数器的工作原理与秒计数不清器的相同。没关系累计六十分产生一个分脉冲信号。该信号作为 时计数器的CP脉冲。时计数器采用24进制计时器。译码显示电路将“时”“分”“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED显示器显示出来。2.5附录表2-5 所需器件图序号名称规格数量1译码器74LS486个2七段显示器LG5011AH6个3石英晶体CB5551个4集成块74LS1606个5集成块74LS003个6电解电容10uF1个7电容0.01uF1个8触发器RS触发器1个9电阻48K2个10面包板1个 红、黑、黄三色线各两米 5伏的直流稳压电源 钳子、镊子各一把 电烙铁收获和体会1.设计体会 此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。又例如芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的 在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的 在连接六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。 2对该设计的建议本篇论文凝结了我大量的心血，论文从构思到最终完成长达两个星期的时间。我的指导教师苑倩倩老师从论文构思阶段就给了我很多指点和帮助。在设