数电实验报告(三).doc_第1页
数电实验报告(三).doc_第2页
数电实验报告(三).doc_第3页
数电实验报告(三).doc_第4页
数电实验报告(三).doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电路实验设计报告实验名称：集成触发器实验目的：学会用VHDL语言实现触发器的功能。实验仪器： 1.计算机 1台 2.数字电路实验板 1块实验内容：1. 用VHDL语言描述D触发器，实现功能、时序仿真。2. 用VHDL语言描述JK触发器，实现功能、时序仿真。3用VHDL语言设计一个广告流水同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中表示灯亮，表示灯暗；并进行功能和时序仿真，并下载入FPGA，在试验箱上测试其电路功能。1CP 2CP 3CP 4CP 图5-11 广告流水灯状态图 VHDL语言描述及仿真结果：1. D触发器(1) VHDL语言描述entity diffq isport(clk: in bit;d: in bit;q: out bit);end diffq;architecture one of diffq isbeginprocess(clk) beginif(clkevent and clk=1)then q=d; end if;end process;end one;（2）功能仿真（3）时序仿真2. JK触发器（1） VHDL语言描述entity jk isport (clk: in bit;j,k: in bit;q: out bit);end jk;architecture one of jk issignal q1:bit;begin process(clk) begin if(clkevent and clk=1)then q1=(j and not q1)or(not k and q1); end if; q=q1; end process; end one;（2） 功能仿真 （3） 时序仿真3. 流水灯（1） VHDL语言描述entity deng isport(q1,q2: in bit;l1,l2,l3,l4: out bit);end deng;architecture one of deng isbegin l1=( not q1)or(not q2); l2=( not q2)or q1; l3=( not
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论