可变分频器实验.doc_第1页
可变分频器实验.doc_第2页
可变分频器实验.doc_第3页
可变分频器实验.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

课程设计一、 可变分频器实验一、 预备知识1、 CPLD的基本编程技术;2、 预习Altera公司CPLD器件的结构、编程过程;二、 实验目的1、 可变分频器实现的基本方法;2、 可变分频器的输出占空比的控制方法;三、 实验仪器1、 JH5001型通信原理实验箱一台;2、 MaxplusII开发环境一台;3、 JTAG下载电缆一根;4、 CPLD下载板一块;5、 微机一台;6、 示波器一台;四、 实验原理目前可变分频器大量使用在FPGA的电路设计中,它是一般电路设计不可缺少的组成部分,如频率合成器、时钟信号产生器、调制解调器的位定时恢复等电路。下面给出一种可变分频器的实现方法:一般分频器是通过计数器完成,计数器的范围为0(N-1),这里N为分频数。当计数器达到(N-1)时,对计数器进行复位,进入下一轮计数。通过改变N的大小,从而达到可变分频计数的目的,其结构如下图所示。对于可变计数器的输出,一般尽量输出占空比为50的方波信号。这是通过判决电路实现的:当计数器计数小于N/2时输出为1,其它为0。计数0N1计数范围控制N1状态检测复位N/2?判决输入时钟注意:该实验在复接模块中完成五、 课题设计要求在输入时钟为256KHz时,可在外部跳线器的控制下改变分频比,在程序中定义的几个变量为:Main_CLK:输入 256KHz 主时钟;Mode1.0:控制分频模式;Counter_Out:分频器输出;当 Mode=0:分频比为213;当 Mode=1:分频比为187;当 Mode=2:分频比为156;当 Mode=3:分频比为15;说明:1、 Mode1.0与复接模块的m_sel0、m_sel1相连;2、 Counter_Out在TPB01输出;六、 实验步骤1、 将JH5001二次开发光盘内的基本程序Counter.tdf及其它相关程序(在光盘的“2thstudent_Counter”子目录下)拷入机器内,它为学生准备了基本的程序框架(变量定义、主程序入口,这些工作将便于老师对学生的程序进行检查)。注意,在Counter.acf文件中所有定义不要改动,特别是管脚定义、器件定义,否则会损坏器件。2、 在MaxplusII开发环境下,打开工程文件Counter.tdf。3、 学生参照实验原理在Counter.tdf文件中完成可变分频器的设计,并在计算机上完成仿真。经老师检查合格后,进入下一步:在下载板上烧录相应的器件。4、 将下载电缆的JTAG接口与下载板的双排针相连,注意连接方向(如果连接反了的话,可能会损坏器件,在操作上需小心)。下载板上的电源不能接反,其红线接5V,黑线接地。加电,在MaxplusII环境下完成对CPLD的编程。5、 将JH5001复接模块上的UB01拔下,注意不要损伤管脚(该步骤一般最好由老师进行)。6、 将编程好的EPM7064器件插入实验箱上的UB01插座中进行功能检查。若不正确,重返步骤进行。若正确则实验完成。7、 实验完成后将原来的器件插回原座中,复原JH5001实验箱。七、 需检查的功能1、 输入与输出时钟的分频关系;2、 在复接模块的m_sel0、m_sel1的控制下改变分频比;3、 计数器输出为方波信号(接近50);八、 学生用程序TITLE Counter;SUBDESIGN Counter(%pcm input%FSX_PCM,BCLKT,DT_PCM:INPUT;%m sequence%m_Sequence:INPUT;%SW input%SW7.0:INPUT;%control mode%Error_SEL1.0:INPUT;%MUX output%MUX_DT:OUTPUT;MUX_CLK:INPUT;Error_ind:OUTPUT;%Test m sequence%m_SEL1.0:INPUT;m_test:OUTPUT;Frame_Ind:OUTPUT;)VARIABLEMain_CLK:LCELL;Counter7.0:DFF;Mode1.0:LCELL;Counter_Out:LCELL;%students pust defined variables at here%学生定义的变量放在这里!BEGINMain_CLK=MUX_CLK;Mode=M_SEL;%INPUT:Main_CLK:input 256KHz clockMode1.0:Control counter modeCounter_Out:Counter outputfunction:if Mode=0:Counter_Out=Main_CLK/213;if Mode=1:Counter_Out=Main_CLK/187;if Mode=2:Counter_Out=Main_CLK/156;if Mode=3:Counter_Out=Main_CLK/15;%-students put his program inhere学生编制的程序放在这里!-fellowing program cant be rewriteablem_test=Counter_Out;

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论