嵌入式重点.doc

1.超长指令字处理器相关特点描述：只对包内部的指令进行内部指令相关性检查，依靠编译器确定必然的相关性，运行时候不需要分析数据的相关性，所以比超标量处理器更小，功耗更低，非常适合于信号处理和多媒体应用2.存储资源各自的属性特点：ROM：全名为唯读记忆体，它相当于PC机上的硬盘，用来存储和保存数据。ROM数据不能随意更新，但是在任何时候都可以读取。即使是断电，ROM也能够保留数据。但是资料一但写入后只能用特殊方法或根本无法更改 SRAM：静态RAM，SRAM速度非常快，非常昂贵 EEPROM：Electrically Erasable Programmable ROM，电可擦除可编程ROM。价格很高，写入时间很长，写入很慢。但它的写入、擦除不需要借助于其它设备，是以电子信号来修改其内容的。用厂商提供的专用刷新程序并利用一定的编程电压就可以轻而易举地改写内容。Nor Flash：特点是芯片内执行(XIP, eXecute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。 NAND Flash：没有采取内存的随机读取技术，它的读取是以一次读取一快的形式来进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价。用户不能直接运行NAND Flash上的代码。 Ddr：允许在时钟脉冲的上升和下降沿读出数据，因此速度是SDRAM的两倍。 Sd：重量轻，高记忆容量，快速数据传输率，极大地移动灵活性，安全性。3.arm指令集，后缀s和！的作用与区别：ARM指令集可以分为数据处理指令，数据加载指令和存储指令，分支指令，程序状态寄存器（PSR）处理指令，协处理器指令和异常产生指令六大类 S后缀：指令中使用S后缀时，指令执行后程序状态寄存器的条件标志位将被刷新 ，常用于对条件进行测试，如是 否有溢出，是否进位等 ！后缀：如果指令地址表达式中不含！后缀，则基址寄存器中的地址值不会发生变化。加上此后缀后，基址寄存器中的值（指令执行后） = 指令执行前的值 + 地址偏移量4.arm指令的含义：数据传送指令：MOV MVN（取反） 移位指令：LSL、LSR、ASR（算数右移）、ROR（循环右移）、RRX（循环右移一位，用C标志位作为最高位扩展）算术指令：ADD、ADC（64位加，高位放在第一个寄存器）、SUB、SBC（64位减，高位放在第一个寄存器）、RSB（反向减）、 RSC R0，R1，R2 ；寄存器R2和R1的值相减，再减去借位后传送到R0 BIC R0，R0，#9 ；位清除指令R0的第0位和第3位清零 比较指令：CMP、CMN、TST、TEQ CMP R1，#10 ；将寄存器R1的值与10相减，并设置CPSR标志位CMN R0，R1 ；R0 - (-R1)，反值比较，影响CPSR标志位 TEQ R1，R2 ；将寄存器R1的值与寄存器R2的值进行按位异或，；并根据结果设置CPSR的标志位 TST R1，#3 ；检查R1中第0位和第1位是否为1，根据结果更新条件标志位 MLAS R0，R1，R2，R3 ；R1和R2相乘的结果再加上R3后发送到R0，更新CPSR标志位 SMLAL R0，R1，R2，R3 ；R2和R3相乘的结果的低32位加上R0后放在R0，高32位加上R1后放在R1LDR R5，R6，#0x08 ；R6寄存器加0x08的和的地址值内的数据传送到R5 STR R6，R7，#-0x08 ；R6寄存器的数据传送到R7存储的地址值指向的存储空间，同时更新R7寄存器的内容为R7-0x08 LDR R5，R6，R3 ；R6寄存器加R3的和的地址值内的数据传送到R5 STR R6，R7，-R8 ；R6寄存器的数据传送到R7存储的地址值指向的存储空间，同时更新R7寄存器的内容为R7-R8 LDRB R0，R1，#8 ；将存储器地址为R1+8的字节数据读入寄存器R0，并将R0的高24位清零。STRB R0，R1，#8 ；将寄存器R0中的字节数据写入以R1+8为地址的存储器中。5. DSP数字信号处理器中，ALU的寄存器组，DLMS个单元的作用：寄存器组（register bank A和register bank B） D单元load从内存加载存储数据到寄存器，一些逻辑运算；L单元Logical单元，进行运算的ALU单元 S单元Shift单元，移位和跳转单元 M单元Multiply单元，乘法和点积单元6模块化设计及使用autogen定义的基本原则，tpl，def文件的作用： 在基于framework的嵌入式模块化设计中，定义了多个模块后，在进行交互命令定义时，采用autogen对def文件进行定义，描述。erent places in your program.def文件对每一个枚举变量和字符组都有独一无二的定义，将值和名字对应。Tpl模板文件定义了输出文件的内容。Int poll(stuct pollfd,nfds_t nfds,int timeout)：fds存放socket描述符，nfds：结构体元素数量7. dsp处理器特点，如程序，数据存储空间，流水线等：在一个指令周期内可完成一次乘法和一次加法 程序和数据空间分开，可以同时访问指令和数据 片内具有快速 RAM，通常可通过独立的数据总线在两块中同时访问 具有低开销或无开销循环及跳转的硬件支持 快速的中断处理和硬件I/O支持 具有在单周期内操作的多个硬件地址产生器 可以并行执行多个操作 支持流水线操作，使取指、译码和执行操作可以重叠执行8. MIPS和MAC的含义：MAC连乘加指令，单周期同时完成乘法和加法 MIPS(Million Instruction per second)是一种评估DSP速度的一个指标。DSP运行频率也是评估DSP的一个指标，他们二者之间的联系需要考虑到DSP体系结构（是否多路并行结构、是执行定点还是浮点运算）。 即每秒执行百万条指令9. Dsp软件设计过程，开发，编译，下载，调试过程描述：10. Dsp中L1,L2,cache的概念：L1分为指令，数据，L2是可配，Cache大小都可配11. cache操作中，包含了写回法和写穿法 写回法（Write-Back）：Cache写命中时，只修改Cache内容，并做标记为Dirty Bit，而不立即写入主存，只有此行被替换时才写回主存； 写直达（Write-through）：Cache从不包含更新的数据，Cache单元与主存单元同时写12. JTAG接口一般是符合IEEE1149.1标准的接口，其上面包括数据线、时钟线。国际标准 测试协议，接口为4线：TMS(模式选择),TCK（时钟）,TDI（数据输入）,TDO, 功能：检测芯片，对各类芯片和外部设备调试13.1.DMA请求 CPU对DMA控制器初始化，并向I/O接口发出操作命令，I/O接口提出DMA请求。2.DMA响应 DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。3.DMA传输 DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送。4.DMA结束 当完成规定的成批数据传送后，DMA控制器即释放总线控制权，并向I/O接口发出结束信号。当I/O接口收到结束信号后，一方面停止I/O设备的工作，另一方面向CPU提出中断请求，使CPU从不介入的状态解脱，并执行一段检查本次DMA传输操作正确性的代码。最后，带着本次操作结果及状态继续执行原来的程序。14. 一维DMA和二维DMA、三维DMA描述：第一维：array，一个array里有acnt个字节，acnt是一个16位无符号数，取值可在165535之间，取0值时DMA传输变为null transfer或者dummy transfer； 第二维：frame，一个frame里有bcnt个array，bcnt是一个16位无符号数，取值可在165535之间，取0值时DMA传输变为null transfer或者dummy transfer； 第三维：block，一个block里包含ccnt个frame，ccnt是一个16位无符号数，取值可在165535之间，取0值时DMA传变为null transfer或者dummy transfer15.EDMA中link.chain传输的概念：chain是一个触发事件触发多次edma搬移，使用多个通道进行传输，一个传输通道完成后自动开始另一个传输通道的传输。Link是多个触发事件触发多次EDMA搬移，只使用一个通道传输，一次搬移结束后拷贝新的参数覆盖原传输参数，等下一个事件发生后开始新的传输。16.DSP/BIOS是一个可升级的实时内核。它主要是为实时调度、同步以及主机-目标系统通讯和实时监测（Instrumentation）的应用而设计的。应用程序通过调用API来使用DSP/BIOS，所有的DSP/BIOS API都是按C可调用的形式提供的。一般不允许中断嵌套17.ARM内核通过CPSR来监视和控制内部的操作，CPSR中的“I”位和“F”位分别用来控制IRQ模式和FIQ模式的使能。 当I = 1时，禁止IRQ中断，当I = 0时，使能IRQ中断 F = 1时，禁止FIQ中断 （快速中断模式）FIQ中断：具有最高优先级； 向量IRQ中断：具有一般优先级；（中断模式）18.锁相环是用来进行系统工作频率配置，处理器以及各个外设控制器都必须工作在一定工作频率下，工作频率是有锁相环配置的。假设CPU外部晶振是25MHz，先通过倍频控制将输入频率倍频到原先的8倍。19.IRQ中断处理相应流程 1.正在执行用户程序2外部中断0发生中断3.VIC硬件将中断服务程序地址装入VICVectAddr寄存器；4.程序跳转至异常向量表中IRQ入口0x0018处；5.执行指令跳转至VICVectAddr寄存器中的中断服务地址；6.中断服务程序执行完毕，返回被中断的用户程序继续执行被中断的代码。获取中断服务程序地址 执行中断服务程序 设置返回地址 恢复程序状态寄存器CPSR20. 大端-小端 大端：地位存放在高地址上。 小端：低位存放在地地址上。21. Neon是什么