硬件工程师手册.doc

硬件工程师手册 声明：本册内容是第一版，难免其中有许多不妥且需修正的地方，希望大家及时指正。另外，本册也在不断地更新和补充！每一季度更新一次。版本升级为0.3数级。 目 录一、封面二、目录三、前言四、第一章 概述第一节 硬件工程师的职责第二节 硬件工程师的基本素质要求第三节 硬件工程师的基本知识范围五、 第二章 硬件开发规范化管理第一节 硬件开发流程第二节 开发流程实例和C流程输出文档第三节 硬件开发相关内部作业指导书六、 第三章 基本知识点第一节 EMI/EMC设计标准第二节 电源稳定第三节 MPEG相关知识第四节 传输线理论第五节 协议和标准七、 附件附件1 前 言“Everything should be made as simple as possible, but not simple.”Albert Einstein第一章 概述第一节 硬件工程师职责一个技术领先、运行可靠的硬件平台是公司产品质量的基石，硬件工程师职责神圣，责任重大。1.硬件工程师应勇于尝试新的先进技术之应用，在产品硬件设计中大胆创新；2.坚持采用开放式的硬件架构，把握硬件技术的主流和未来发展的方向，在设计中考虑到将来的技术扩展及兼容；3.充分利用公司现有的成熟技术，保持产品技术上的继承性；4.在设计中考虑成本，控制产品的性能价格比达致最优、最省；5.技术开放，资源共享，知识传承，促进公司整体的技术提升；6.一个的人进步是有限的，只有一个团体的进步才是无前的。第二节 硬件工程师的基本素质要求1.由需求分析至总体方案、详细设计的设计创造能力；2.熟练运用设计工具，设计原理图、PCB、软件调试的能力；3.动用仿真设备、示波器、音视频分析仪、逻辑分析仪、频谱分析仪调试硬件的能力；4.掌握常用的标准电路的设计能力，如PID电路、WDT电路、高（带、低）通滤波电路、高速信号传输线的阻抗匹配电路等；5.问题定位、问题解决的能力；6.技术总结、文档写作之能力；7.熟悉公司的开发C流程作业；8.接触供应商、保守公司机密的素质。第三节 硬件工程师的基本知识范围1.对数字电路、模拟电路、滤波器有一定的认识；2.了解音视频编解码原理；3.对AV信号的电性能指标涵义有深刻认识；4.有关EMI/EMC、ESD有一定的经验；5.熟练使用以下软件：PROTEL 99、ORCAD 9.01、POWER PCB 5.0、POWER LOGIC 5.01其二或以上；6.岗位说明书，清晰地列出个人工作岗位的职责。工程师要清楚自己的职责所在。附件中是一份电子主管的岗位说明，也希望每一位工程师按照这个标准来要求自己，从这一点也体现了自己责任重大！第二章 硬件开发规范化管理第一节 硬件开发流程1.硬件开发的基本流程产品硬件项目的开发，第一、要明确硬件总体需求情况，如RISC内部架构、处理能力、存储容量及速度、主要功能，I/O端口的分配、接口要求、电平要求、特殊电路要求等等。第二、根据需求分析制定硬件总体方案，寻求关键器件及电阻的技术资料、技术途径、技术支持，要比较充分地考虑技术可能性、可靠性以及成本控制，并对开发调试工具提出明确的要求。并供应商关键器件索取样品。第三、总体方案确定后，作硬件和单板软件的详细设计，包括绘制硬件原理图、单板软件功能框图及编码、PCB布线，同时完成开发物料清单、新器件代码申请、物料申领。第四、领回PCB板及物料后由焊工焊好12块单板，作单板调试，对原理设计中的各功能调试，必要时修改原理图并作记录。第五、软硬件系统联调，一般的单板需硬件人员、软件人员的配合。一般地，经过单板调试后在原理及PCB布线方面有些调整，需第二次投板。第六、内部验收合格，QT发测试报告，资料输出。第七，试产跟踪，并解决中新发现的一些问题。达到量产以后，硬件项目完成开发过程。2.硬件开发C流程文件介绍 在我们公司C流程进程大致分为六个阶段，C0C5；对于硬件开发工程师来说，着重于C1C3三个流程。最初C0流程主要完成产品构想阶段及初步规划，包括以下内容：市场信息及竞争产品情报分析；分析内部、外界可供运用资源；顾客要求的评审及评估；确定产品的定位，对价格及成本预估；提出营销构想：销售时机、产品市场定位、价位水准及销售预测；衡量目标及计划的可行性；预算。C0完成以后依次进入C1C3阶段，每一阶段完成以后，都会评审是否可行进入下一流程。在C1C3阶段，真正进入产品设计阶段。具体细节可查看C流程设计控制程序（QP11）此可控制文件。进入产品设计阶段以后，一定要按照C流程进行设计。公司的规范化管理，是硬件开发的规范化是一项重要内容。硬件开发规范化管理是在公司的新品专案管理及相关的硬件开发文档规范、PCB制作指导书等文件中规划的。硬件开发流程是指导硬件工程师按规范化方式进行开发的准则，规范了硬件开发的全过程。硬件开发流程制定的目的是规范硬件开发过程控制，硬件开发质量，确保硬件开发能按预定目的完成。开发C流程不但规范化了硬件开发的全过程，同时也从总体上，规定了硬件开发所应完成的任务。作为一名硬件工程师深刻领会硬件开发流程中各项内容，在日常工作中自觉按流程办事，是非常重要的，否则复杂的一个项目或若大一个公司就会走向混乱。所有硬件工程师应把学习C流程、按C流程办事、发展完成C流程、监督C流程的执行作为自己的一项职责，为公司的管理规范化做出自己的贡献。另外，我们公司在OJT培训中，会有相关工程师定期讲解C流程的相关事项。新进工程师快速熟悉公司流程的一种途径。3.硬件开发详解硬件开发流程对硬件开发的全过程进行了科学分解，规范了硬件开发的五大任务： 硬件需求分析 硬件系统设计 硬件开发及过程控制 系统联调（硬件、软件、方案商等） 文档输出及QT测试报告硬件开发真正开始应在立项后，即接到立项任务书后，但在实际工作中，许多项目在立项前已做了大量硬件设计工作（我们公司已在C1流程中策划）。立项完成后，项目组就已有了产品规格说明书，系统需求说明书及项目总体方案书，这些文件都已进行过评审。项目组接到任务后，首先要做的硬件开发工作就是要进行硬件需求分析，撰写硬件需求规格说明书。硬件需求分析整个产品开发过程中是非常重要的一环，硬件工程师更应对这一项内在容加以重视。一项产品的性能往往是由软件和硬件共同完成的，哪些是由硬件完成，哪些是由软件完成，项目组必须在需求时加以细致考虑。硬件需求分析还可以明确硬件开发任务。并从总体上论证现在的硬件水平，包括公司的硬件技术平台是否能满足需求。硬件需求分析主要有下列内容。基本配置及运行环境硬件整体系统的基本功能和主要性能指标硬件分系统的基本功能和主要功能指标功能模块的划分关键技术的攻关外购硬件的名称型号、生产单位、主要技术指标主要仪器设备内部合作，对外合作，国内外同类产品硬件技术介绍可靠性、稳定性、电磁兼容讨论电源、工艺结构设计硬件测试方案从上可见，硬件开发总体方案，把整个系统进一步具体化。硬件开发总体设计是最重要的环节之一。总体设计不好，可能出现致命的问题，造成的损失有许多是无法挽回的。另外，总体方案设计对各个单板的任务以及相关的关系进一步明确，单板的设计要以总体设计方案为依据。而产品的好坏特别是系统的设计合理性、科学性、可靠性、稳定性与总体设计关系密切。硬件需求分析和硬件总体设计完成后，要对其进行评审。一个好的产品，特别是大型复杂产品，总体方案进行反复论证是不可缺少的。只有经过多次反复论证的方案，才可能成为好方案。进行完硬件需求分析后，撰写的硬件需求分析书，不但给出项目硬件开发总的任务框架，也引导项目组对开发任务有更深入的和具体的分析，更好地来制定开发计划。硬件需求分析完成后，项目组即可进行硬件总体设计，并撰写硬件总体方案书。硬件总体设计的主要任务就是从总体上进一步划分各单板的功能以及硬件的总体结构描述，规定各单板间的接口及有关的技术指标。硬件总体设计主要有下列内容：系统功能及功能指标系统总体结构图及功能划分单板命名系统逻辑框图组成系统各功能块的逻辑框图，电路结构图及单板组成单板逻辑框图和电路结构图关键技术讨论关键器件总体审查包括两部分，一是对有关文档的格式，内容的科学性，描述的准确性以及详简情况进行审查。再就是对总体设计中技术合理性、可行性等进行审查。如果评审不能通过，项目组必须对自己的方案重新进行修订。第二节 开发流程实例和C流程输出文档开发流程实例，下面每一环节都很重要，如果哪一个环节出现了问题，那么后期开发就会得到必然的开发延迟，所以硬件工程师一定在下面每一环节都要小心，小心，再小心：关键元器件选型；关键电路试验和记录；原理图编制；原理图评审；印制板制作；样板试制；硬件功能测试；硬件稳定性测试； BSP调试； RTOS移植；（嵌入式系统）协议栈移植；软件代码编制策划；软件代码单走读；代码单元调试；系统集成测试；样机交付； 文档输出； 项目开发总结报告（同硬件工程师作为主导提交报告）硬件总体设计方案通过后，即可着手关键器件的申购，主要工作由项目组和供应部来完成。关键元器件往往是一个项目能否顺利实现的重要目标。遵守公司的硬件设计技术规范，必须对物料选用，以及成本控制等上加以注意。本书其他章节的大部分内容都是与该部分有关的，希望大家在工作中不断应用，不断充实和修正，使本书内容更加丰富和实用。总之，硬件开发流程是硬件工程师规范日常开发工作的重要依据，全体硬件工程师必须认真学习。公司规定在C流程中共列出如下文档需硬件工程师输出的文档： 产品规格书； 硬件原理框图； 电磁兼容关键元器件一览表； 关键元器件清单； 产品设计进度表； 安全件清单； 产品设计说明； 新品元器件联络单； 材料清单； 关键工艺说明； 产品测试方案； 原理图； 线路图； 新元器件调试记录； 整机元器件功耗一览表； 关键元器件的数据手册；第三节 硬件开发相关内部作业指导书 为了规范化管理，加快产品开发进度，使我们公司的产品在市场上更具体竞争力；公司发布了以下产品开发相关作业指导书：1. C流程设计控制程序（QP11）2. PCB板风险开模申请单（WI-11-02）3. PCB设计、制作指导书4. 电磁兼容设计指导书WI261. 纠正预防措施控制程序2. 设计变更指导书3. 关键件清单（外销）4. 新材料认证、试用指导书5. 影碟机分厂产品PCB编号规则(附件一)6. 原材料样品认证报告单（WI-14-02）7. 试产作业指导书WI218. 产品允错报告(WI-21-01)9. CCC认证作业指导书第三章 硬件工程师必备知识点第一节 EMI/EMC设计标准一、定义1.1电磁兼容性（Electromagnetic CompatibilityEMC）：设备（或模块、分系统、系统，甚至包括人员等）在一个共同的电磁环境中能一起执行各自功能的共存状态。这个概念包括两方面的内容：1、设备自身能不受处于同一电磁环境中的其它设备的电磁干扰而正常工作（不出现功能降级），也就是说它具有一定的抗干扰性（不敏感性）；2、设备工作时不会因其电磁发射而导致这一电磁环境中的其它设备工作失常，即它的电磁发射水平控制在一定的水平之下。1.2 电磁骚扰（Electromagnetic Disturbance）：可能引起装置、设备或系统性能降低或对有生命、无生命物质产生损害作用的电磁现象，电磁骚扰可能是电磁噪声，无用信号或有用信号，也可以是传播媒介自身的变化。1.3 电磁干扰（Electromagnetic Interference）：电磁骚扰引起的设备、系统或传播通道的性能下降，电磁骚扰的电磁干扰这两个词语在过去经常是混用的，一般把电磁骚扰叫做电磁干扰（EMI）。但从上面的定义可以看出，两者之间的区别是明显的，前者是指电磁能量的发射过程，后者则强调电磁骚扰造成的结果。1.4 抗扰性（Immunity to Disturbance）：装置、设备或系统面临电磁骚扰而不降低运行性能的能力。1.5 电磁敏感性（Electromagnetic SusceptibilityEMS）：在存在电磁骚扰的情况下，装置、设备或系统不能避免性能降低的能力。可以看出，电磁敏感性与抗扰性是同一性能的正反两个不同说法，即敏感性高则意味着抗扰性能低。1.6 电磁兼容裕量（EMC Margin）：装置、设备或系统的抗扰性限值与骚扰源的发射限值之间的差值。1.7 共阻抗耦合是指两个以上不同电路的电流流过公共阻抗时产生的耦合。二、 内容2.1 设计时采用分层与综合设计法：2.1.1第一层：有源器件选择及PCB设计；2.1.2、第二层：接地点的选取及地线的合理分布；2.1.3、第三层：屏蔽设计；2.1.4、第四层：滤波设计及瞬态骚扰抑制；2.1.5、第五层：综合设计； 2.2切断骚扰源的耦合途径2.2.1对产品进行解剖分析，找出机器内部的骚扰源与敏感源，根据其特性与机理，有针对性地进行EMC设计。2.2.2目的A、避免传导耦合；B、避免或减小共阻抗耦合；C、避免或减小感应耦合；D、避免或减小辐射耦合；2.2.3 措施A. 传导骚扰是通过电源线、信号线、互连线接地导体等进行耦合的，解决传导耦合的办法主要是用滤波方法从导线上除去噪声；B、 在电源线和接地导体上传播的骚扰电流，通常都是通过共阻抗耦合进入敏感电路的解决方法：让每一个电路都有自己的回87r + 1.41Ln( ) )5.98h0.8W + tZ0=流路径，从而避免两个以上电路共用一条回流路径；C、感应耦合是导体之间以及某些部件（如变压器，继电器，电感器等）之间的主要骚扰耦合方式之一，它可分为电感应耦合和磁感应耦合两种：a、电感应（容性）耦合：一方面使敏感电路具有较低的输入阻抗，另一方面可减小两导体间的分布电容，如在两条信号线之间夹入一条地线；b、 磁感应（感性）耦合，一方面减小回路面积，另一方面可将导线紧贴在地平面上或使用双绞线，或者适当调整骚扰源和敏感电路的相对位置；D、辐射耦合：减小电路板上回路的面积，缩短互连线并采用屏蔽。2.3 有源器件的选择和印制板的设计2.3.1 有源器件的选择A、尽量减小晶振的频率； B、选用上升沿/下降沿较为平缓的有源器件。2.3.2 选择合适的去耦电容：C=I/（dv/dt）（p F ）A、本地去耦电容：对于CMOS逻辑器件，一般需选用0.001nF的电容，其位置应尽可能靠近地并联在器件的电源和接地管脚；B、整体去耦电容：整体去耦电容一般为印制电路板上所有负载电容C0之和的50100倍，其位置应紧靠整个印制电路板外接电源线和地线；C、 f 100MHz时去耦电容抑制作用被削弱,应采用抑制I噪声的PCB设计方法，如调整电源面与地面的间距，选择相对介电常数和减小电路板尺寸等。2.3.3共模电流和差模电流。A、 采用下述三种方法控制差模辐射：减小电流幅度；减小信号频率f及其谐波，加大数字信号上升沿/下降沿tr；减小环面积S，将信号线紧挨接地回线。B、 采用下述方法减小共模辐射。 尽量减小激励天线的源电压，即地电位；提供与电缆串联的高共模阻抗，即加共模扼流圈；将共模电流旁路到地；电缆屏蔽层与屏蔽壳体作3600端接。2.4在印制板级控制电磁发射和抗扰度2.4.1 PCB板的布线原则A、电路中的电流环路应保持最小；B、信号线和回线应尽可能接近；C、使用较大的地平面以减小地线阻抗；D、电源线和地线应相互接近；E、在多层电路板中，应把电源面和地平面分开；F、通过镜像平面消除电源面或地平面产生的骚扰对电子电路所造成的影响。2.4.2采用下述办法减小电感：A、 尽量减小导线的长度,如果不能,增加导线的宽度；B、 使回流线尽量与信号线平行并靠近。 2.4.3 印制板布线的方法A、在印制板布线时，应先确定元器件在板上的位置，然后布置地线，电源线，再安排高速信号线，最后考虑低速信号线；B、元器件的位置应接电源电压、数字及模拟电路、速度快慢、频率高低、电流大小等进行分组，以免相互干扰。根据元器件的位置确定印制板连接器各个引脚的安排。所有连接器应安排在印制板的一侧，尽量避免从两侧引出电缆，减小共模辐射。a、 在考虑安全条件下，电源线应尽可能靠近地线以减小差模辐射的环面积；b、 时钟线，信号和地线的位置：时钟线，信号线与地线尽量穿插安排； c、 当需要在电路板上布置快速，中速和低速逻辑电路时，高速器件（快逻辑时钟振荡器等）应放在紧靠边缘连接器范围内，而低速逻辑和存储器，应远离连接器，这样对共阻抗耦合，辐射和交扰的减小都是有利的。但当高速器件带有缓冲器或驱动器时，可将缓冲器或驱动器靠近边缘连接器，而高速器件可适当远离连接器；d、 应避免印制电路板导线的不连续性：迹线宽度不要突变；导线不要突然拐角。2.5双面板和多层板的布线规则2.5.1在高速数字电路中，应该把印制迹线作为传输线处理，一般在印制电路板上使用的传输线是微带线和带状线。2.5.2 地线网络A、地线网格可以使信号回流的平行地线数目大幅度地增加，从而使地线电感对任何信号而言都保持最小，这种地线结构特别适用于数字电路；B、在进行线路布线时,应首先将地线网格布好，然后再进行信号线、电源线的布线。当进行双面板布线时,如果过孔的阻抗可以忽略,可以在线路板的一面走横线,另一面走竖线。高速信号尽量近地线；C、地线网格不适合低频小信号模拟电路。为了降低对静电放电（ESD）的敏感性，一个低阻抗的地线网格是很重要的，但是必须与主参考地结构连接起来；D、在高速数字电路中，必须避免使用“梳状”地线。2.5.3地线面：A、从EMC的角度看，地线面能减小地线阻抗，从而减小地线骚扰；B、在双层板上使用地线面时，地线面必须位于需要这种低阻抗地线的信号走线的下面（或上面）；C、地线面上因分开数字地和模拟地而需要开槽时，高速信号线不应跨越槽缝，以免环路面积扩大；必要时可以槽上架“桥”。例如A/D变换器就可置于桥上，其“地”脚如果在模拟地一侧，数字信号的回流就可过“桥”回到地脚，从而使环面积最小。2.5.4环路面积当无法使用地线面时，为保证PCB的最小差模辐射和对外界骚扰的敏感度，必须在高频电路或敏感电路的邻近设置一根地线，以保证环路面积最小。2.5.5输入输出地的结构A、为了给滤波或屏蔽电路提供一个“干净地”，在布线时应考虑在PCB上留一小区域作为“干净地”，所有输入输出线的滤波和屏蔽必须联到“干净地”上，“干净地”与内部的地线只能在一点相连，这种布线可滤除共模电流；B、不应将数字电路的地线面与模拟电路地线面的区域重叠，因为这样会使数字信号耦合进模拟电路。2.5.6 多层板的设计原则A、电源平面应靠近地平面，并且安排在接地平面之下；B、 布线层应安排与整块金属平面相邻；C、把数字电路与模拟电路分开，有条件时将数字电路与模拟电路安排在不同层内。如果一定要安排在同层，可采用开沟，加接地线条，分隔等方法；模拟的和数字的地、电源都要分开，不能混用；D、在中间层的印制线条形成平面波导，在表面层形成微带线；E、时钟电路和高频电路是主要的骚扰和辐射源，一定要单独安排，远离敏感电路；F、不同层所含的杂散电流和高频辐射电流不同，布线时不能同等看待；2.5.7 在确定印制线条间距和边距时应遵守下述以下原则：A、2-H原则所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两层印制板的间距。B、2-W原则当两条印制线间距比较小时，两线之间会发生感应耦合，会使有关电路功能失常。为此，应保持任何线条间不小于二倍的印制线条宽度，即不小于2W，W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；太窄会影响传输到终端的信号的波形和强度。2.6接地设计2.6.1接地的两个含义：为电路或系统提供一个参考的等电位点或面。为电流流回源提供一条低阻抗路径。2.6.2接地设计的原则A、在接地设计时，要根据实际情况选择接地方式及接地点；B、考虑到趋肤效应，接地线应选用带状编织线；C、接地线与接地面的直流搭接阻抗应小于2.5m。接地面应经过表面处理,避免氧化、腐蚀；D、选用合适的接地方式：浮地、单点接地、多点接地和混合接地；E、单点接地是指接地只是一个物理点被定义为接地参考点，其他各需要接地的点都直接接到这一点，在高频时，当接地线长度可以与工作波长相比拟时，就不能再用单点接地的方式而应采用多点接地； F、混合接地：只对需要高频接地的地方采用多点接地，其余用单点接地，地线长度以0.050.15来衡量,超出此值的应采用多点接地；G、有大电流突变的场合，要用单独接地以减少对其他电路的瞬态耦合。2.6.3接地设计准则A、电路尺寸小于0.05时可用单地接地，大于0.15时可用多点接地；对工作频率很宽的系统要用混合接地；B、接地线要导电良好，避免高阻性，对信号线，信号回线，电源系统回线都要有单独的接地系统，然后将这些回线接到参考点上；C、对于会出现较大电流突变的电路，要有单独的接地系统，或者有单独的接地回线以减小对其他电路的瞬态耦合；D、低电平电路的接地线必须交叉的地方，要使导线互相垂直；使用平衡差分电路，以尽量减小接地电路的骚扰影响；E、对于最大尺寸远小于0.05/4的电路，应使用单点接地的双绞线（是否屏蔽视实际情况而定），以使设备抗扰度最好；F、交直流线不能绑扎在一起；交流线本身要绞合起来；端接电缆屏蔽层时，应采用360。端接，避免使用屏蔽层辫状引出线；G、需要用同轴电缆传输信号时，要通过屏蔽层提供信号回路，低频电路可在信号源端单点接地；高频电路则采用多点接地；高频、低电平传输线要用多层屏蔽，各屏蔽层用单点接地；H、从安全出发，测试设备的地线直接与被子测设备的地线联接；要确保接地联接装置能够应付意外的故障电流，在室外终端接地时，能够应付雷电电流的冲击。2.7 屏蔽2.7.1屏蔽原理及材料的选择A、屏蔽技术用来抑制电磁骚扰沿空间的传播即切断辐射骚扰的传播途径。电磁骚扰沿空间的传播是以电磁波的方式进行的，可分为近场和远场；B、近场低频磁场屏蔽可采用铁、硅钢片、坡莫合金等高导磁率材料进行曲磁屏蔽或磁旁路。增加屏蔽厚度或采用多层屏蔽，可提高屏蔽效能，屏蔽体不需接地；C、近场高频磁场屏蔽，因频率较高的铁磁性材产磁率下降，磁能增加，而应采用高导电率金属，也不需接地，但如果屏蔽体接地良好，则还可以同时屏蔽近声高频电场；D、远场电磁屏蔽，可采用高导电材料并接地；高频时可采用薄层屏蔽。2.7.2 孔缝的处理：对非永久性接缝应加导电衬垫导电通风孔采用蜂窝式通风板，显示器采用导电玻璃。衬垫可以是弹簧片，金属编织网衬垫，导电橡胶条等。 2.7.3 屏蔽体有导线的穿入穿出时，在屏蔽体上应加装贯通滤波器或滤波器连接器。2.8 滤波设计2.8.1信号滤波器构造与阻抗关系A、元件的放置：a、滤波器的接地点直接与设备地连接。b、滤波器的输入，输出端应分别在屏蔽体的两侧，以实现良好隔离。IL（dB）=20Log(1+Zs . Zl(Zs . Zl)Zt)B、插入损耗的计算：式中: Zs源阻抗（）zl负载阻抗（）Zt50欧姆系统中的转移阻抗（）2.8.2 电源线滤波器的安装：A、滤波器尽量靠近电源入口处安装；B、安装时滤波器的输入/输出端尽量远离。避免干扰信号从输入端直接耦合到输出端；C、滤波器的接地点尽量靠近设备的接地点。2.8.3瞬态骚扰的抑制为了抑制瞬态骚态，应在电源线，信号线输入端加装放电管，压敏电阻或硅瞬变电压吸收二极管。2.8.4综合设计对屏蔽、滤波、接地等措施进行综合分析及补充。三、相关文件3.1. GB13837-97 声音和电视广播接收机及有关设备无线电干扰特性限值和测量方法3.2. GB/T13838-92 声音和电视广播接收机及有关设备辐射抗扰度特性允许值和测量方法3.3. GB/T9384-92 广播收音机广播电视接收机、磁带录音机、声频功率放大器（扩音机）的环境试验要求和试验方法3.4.如何实现电磁兼容 中国电子学会电子产业战略研究分会 白同云 编著第二节 电源稳定稳定电源是一个电子产品稳定工作的动力源；如果在产品最初设计时就把电源设计放在系统硬件的首位，那么整个产品的电磁兼容工程就预先完成了二分之一。所以，在这一节里，介绍一下开关电源噪声干扰的相关抑制和处理方法。平时我们所说的噪声一般都是指外来噪声，如雷电和其它电子设备产生的噪声，通过公共电网窜入到所使用的电器或仪器上的噪声，这些都影响其使用效果。开关电源的噪声是电源本身产生的，开关电源中的二极管和晶体管，在工作过程中产生的跃变电压和电流，通过高频变压器、储能电感线圈和导线等产生的噪声经过传导和辐射方式污染交流电网，对通讯设备和电子仪器造成干扰。如果处理不当，开关电源就会变成一个噪声源，因此我们必须引起充分的重视。开关电源噪声往往按它们给负载造成影响的形式分为：额定噪声：是指在主回路引线间传播的噪声；共模噪声：是指在主回路引线和机壳间传播的噪声；辐射噪声：是指通过空间向外发射的噪声。开关电源噪声传递的主要方式为 ：传导耦合：噪声经导线传播进入信号电路称作“传导耦合”。交流电网长线及信号电路中的和线都能引起传导耦合。公共阻抗耦合：在同一个系统中电路与电路（或设备和设备）之间为了传递信号总需要一个公共点电位参考点，这就形成了公共阻抗，流经公共阻抗的电流便将噪声耦合到共它电路（或设备）中去。辐射耦合：所有元件或导线，当有电荷运动时都会辐射电磁场，电磁场又分为近场和远场，远场的耦合方式以电磁辐射形式为主，近场耦合又分为电容性耦合和电感性耦合。所谓电容性耦合是指设备内部元件和元件之间、导线和导线之间、导线和元件之间以及导线、元件和结构件之件由于存在着分布电容引起的，如果高电位导体中有噪声电压，通过分布电容使低电位导体受到影响；电感性耦合是指导体中电流流动时产生的磁通，通过互感被相邻电路（或导线）耦合而感应的电压。开关电源不仅能将电网上的噪声经输出导线直接传递给负载，同时它本身产生的噪声也将会通过上述方式传递给负载并返回电网，在电源机壳和输入、输出引线间传递的幅度大、频率高的共模噪声可以通过辐射的方式发射到空中，若输出引线或主回路引线形成了“环”则环里耦合到磁通便感应到噪声，亦即共模噪声虽然只在引线和机壳间传递，但通过近场感应耦合，它将会有一部分在输出引线间转换成额定噪声的形式。因此，如果用示波器在电源输出端观察纹波电压时，除了锯齿波和低频调制波外，还可以看到叠加有尖峰噪声。对于开关电源的噪声抑制和处理方法，主要有削弱噪声源、屏蔽、滤波等几种方法。1 削弱噪声源开关电源所产生的噪声又可以分为尖峰噪声、调制噪声和纹波噪声。其中纹波噪声影响较小，其抑制方法与线性电源相同，在此不作重点介绍。( 1 ) 削弱调制噪声方法在开关电源中调制噪声，主要是指工频调制噪声，主要是由于工频滤波不好造成的。要想减小工频噪声，可采用较大的工频滤波电容。除此之外,调制噪声还有开关频率所产生的。它主要是由输出滤波电容充、放电引起的。假如该电容容量较小，在重负载时会使充放电电流增大，便会产生较大的噪声。要想削弱开关频率的调制噪声，可增大输出滤波电容的容量，最好选用低感或无感电容。（2）削弱尖峰噪声的方法 所谓尖峰噪声，实际上是一种有较大幅度的窄脉冲；它的频带比较宽而且谐波比较丰富。在天关电源中产生尖峰噪声的原因主要有以下几个方面： 一是开关功率晶体管感性负载是高频变压器或储能电感。在开关管导通的瞬间，变压器初级出现很大的电流，它在开关管过激励较大时将造成尖峰噪声。这个尖峰噪声实际上是尖脉冲，它轻者造成干扰，重者有可能击空开关管。解决的办法是：可在开关管的集电极和发射极之间，并接一个RC串联阻尼网络或阻尼电容。该电容也可以并接在变压器的初级绕组上，这样不但可以缩短产生高变化率电流环路的长度，从而减少噪声的辐射，而且还可以增加开关管集一射极电压的上升时间，减少初级绕组上的电压变化率，从而削弱尖弱峰噪声。 二是由高频变压器产生的噪声。当开关管处理截止状态时，变压器的漏感会使开关管的集一射极间出现电压过冲。由于漏感、引线电感和分布电容的存在，将在电路中产生振铃噪声。为了避免变压器漏感造成电压过冲，在设计制造变压器时要尽可能地减小漏感和分布电容，并保证在任何情况下不发生磁饱和。除选用高导磁床，高居里点的磁心及采用紧耦合的绕制线圈工艺外，还可以在变压器初级绕组上并联一个由二极管和RC组成的阻尼网络，它能用来阻尼变压器次级绕组的振制二极管两端的反向电压。 三 是由输出整流二极管产生的噪声。在输出整流二极管截止时，有一个反向电流，它恢复到零点的时间与结电容等因素有关。其中能将反向电流迅速恢复到零点的二极管，叫做硬恢复特性二极管。这种二极管在变压器漏感和其它分布参数的影响下，将产生较强的高频噪声干扰，其频率可达几十兆赫。为了减小噪声，可选用具有软恢复特性的二极管，同时也可在整流二极管上并联一个几百皮法到几万皮法的电容。 此外，为了对低频和高频都能获得良好的滤波性能，抑制产生过大的尖峰电压，滤波电容应选用低感或无感电容。2 屏蔽对开关电源的整体或局部进行屏蔽是抑制电磁耦合及辐射干扰的有效措施。所谓屏蔽就是利用金属板、网或盒将噪声源密封起来，将电磁场强度限定在屏蔽或盒以上的空间，为了取得良好的效果、屏蔽材料尽量选用高导磁率和高导电率的金属材料。材料厚度要满足噪声衰减的要求，原则上是材料越厚屏蔽效果越好。屏蔽盒密封要严，但考虑到散热，屏蔽需留散热孔。为了兼顾屏蔽和散热两者的效果，在保证散热的情况下，要尽量少打孔、打小孔、打圆孔。屏蔽可以分为静电屏蔽、电磁屏蔽和磁屏蔽。静电屏蔽通常利用低电阻材料制成屏蔽罩，它能使内部的电力线不传到外部，同时外部的电力线不影响内部，用以清除两个电路之间由于分布电容的耦合而产生的干扰。如开关电源静电屏蔽主要用于高频变压器和开关管上。在变压器初、次级绕组之间卷一圈铜铂隔离层，就能起到静电屏蔽的作用。为了保证屏蔽效果，该铜铂的尺寸应与层间绝缘纸一样大小，并且要接地。不接地或接地电阻过大，就不起屏蔽作用或屏蔽效果不好。为了抑制高压开关管截止时高电压对电源机体的影响，可在开关管的集电极和机体散热器之间安放一层低电阻金属板，并将该金属板和发射极相连以抑制高压开关管和机体间的干扰。电磁屏蔽主要用来减小高频电磁场的干扰，它利用电磁场在屏蔽体内产生涡流起屏蔽作用，它的屏蔽方法与静电屏蔽基本相同，可以不接地。但是由于不接地会增加静电耦合和产生对干扰电压的感应，所以，尽管是电磁屏蔽，也还是接地为好。对于变压器漏泄磁场产生的噪声，可采用磁屏蔽的办法加以解决。就是用铜板或铁板轧制成变压器外廓形状，覆盖在变压器的外侧既可。应该引起注意的是，电磁屏蔽在低频时不是十分有效的，屏蔽一个磁场要用诸如坡莫合金之类的导磁率材料才行。为了防止脉冲变压器，高频变压器等磁通的泄漏要用坡莫合金材料将它们罩起来，或是采用具有磁屏蔽作用的罐形铁氧体磁心。除了对元器件进行屏蔽之外，有时还需要将整个电源屏蔽起来，方法与上述基本相同。3 滤波滤波技术是抑制噪声的一种有利的措施，尤其是低频噪声和传导性噪声。这里所说的传导干扰，是指通过电路从干扰源所在的领域传导到另一领域的干扰，它包括被污染电网中的干扰进入电源，并通过电源传输到负载的干扰；负载产生的干扰反向窜入电源，并通过电源传输到电网和正向传输到负载的干扰。 传导干扰可分为常态干扰和共模干扰。常态干扰在两导线之间传输，属于对称性干扰。共模干扰在导线为常态干扰和其模干扰。常态干扰在两导线之间传输，属于对称性干扰。共模干扰在导线与地（机壳）之间传输，属于非对称性干扰。在一般情况下，常态干扰幅度小、频率低，所造成的干扰较小；共模干扰幅度大、频率高，还可以通过导线产生辐射，因而所告成的干扰较大。要清除或削弱传导干扰，除了抑制干扰源以外，最有效的方法就是滤波技术，在开关电源的输出和输入电路中设置滤波器。在设计滤器时要注意，滤波器本身必须屏蔽；屏蔽盒的盖子和壳体要有良好的电气接触；所用的电容器的引线要尽可能的短；滤波器的输入端和输出端引线必须相互隔离；滤波器应尽量靠近需要滤波的部件等。对于开关电源来说，因为功率大，结构紧凑，其噪声的产生和传递是颇为复杂的，各种措施的有效性亦将随之而异，指望一种即简单又万能的方法是不现实的，通常在设计开始时便着手考试噪声的抑制，并始终贯穿在电路设计、元器件选择、结构工艺布局等到所有方面，往往在完成结构时要通过反复实践，才能得到较满意的效果。第三节 MPEG简介网络应用最重要的目标之一就是进行多媒体通信。多媒体信息主要包括图像、声音和文本三大类其中视频、音频等信号的信息量是非常大的。而且这些信息的表达方式、输入、输出的要求也各不相同，因此在多媒体通信中，对这些数据进行有效的表达和适当处理是非常重要的。其中，多媒体信息的压缩技术是多媒体通信领域的关键技术之一。MPEG应运而生，对多媒体通信的发展起到了革命性的推动作用。MPEG是动态图象专家组的英文缩写，这个专家组始建于1988年，专门负责为CD建立视频和音频标准，其成员均为视频、音频及系统领域的技术专家。由于ISO/IEC1172压缩编码标准是由此小组提出并制定MPEG由此扬名世界。对于今天我们所范指的MPEG-X版本，是指一组由ITU和ISO制定发布的视频、音频和数据的压缩标准。MPEG的缔造者们原先打算开发四个版本：MPEG1-MPEG4，以适用于不同带宽和数字影像质量的要求。后由于MPEG3被放弃，MPEG现在的版本：MPEG-1，MPEG-2，MPEG-4，MPEG-7。总体来说，MPEG在三方面优于其他压缩/解压缩方案。首先，由于在一开始它就是做为一个国际化的标准来研究制定，所以，MPEG具有很好的兼容性。其次，MPEG能够比其他算法提供更好的压缩比，最高可达200:1。更重要的是，MPEG在提供高压缩比的同时，对数据的损失很小。MPEG-1MPEG-1制定于1992年，为工业级标准而设计，可适用于不同带宽的设备，如CD-ROM、Video-CD、CD-i。它可针对SIF标准分辨率(对于NTSC制为352X240；对于PAL制为352X288)的图象进行压缩，传输速率为1.5Mbits/sec，每秒播放30帧，具有CD(指激光唱盘)音质，质量级别基本与VHS相当。MPEG的编码速率最高可达4- 5Mbits/sec，但随着速率的提高，其解码后的图象质量有所降低。MPEG-1也被用于数字电话网络上的视频传输，如非对称数字用户线路(ADSL)，视频点播(VOD)，以及教育网络等。同时，MPEG-1也可被用做记录媒体或是在INTERNET上传输音频。MPEG-2MPEG-2制定于1994年，设计目标是高级工业标准的图象质量以及更高的传输率。MPEG-2所能提供的传输率在3-10Mbits/sec间,其在NTSC制式下的分辨率可达720X486，MPEG-2也可提供并能够提供广播级的视像和CD级的音质。MPEG-2的音频编码可提供左右中及两个环绕声道,以及一个加重低音声道，和多达7个伴音声道(DVD可有8种语言配音的原因)。由于MPEG-2在设计时的巧妙处理，使得大多数MPEG-2解码器也可播放MPEG-1格式的数据，如VCD。MPEG-2除了做为DVD的指定标准外，MPEG-2还可用于为广播，有线电视网，电缆网络以及卫星直播提供广播级的数字视频。MPEG-2的另一特点是，其可提供一个较广的范围改变压缩比，以适应不同画面质量，存储容量，以及带宽的要求。对于最终用户来说，由于现存电视机分辨率限制，MPEG-2所带来的高清晰度画面质量(如DVD画面)在电视上效果并不明显，到是其音频特性(如加重低音，多伴音声道等)更引人注目。MPEG-4MPEG-4标准主要应用于视像电话(videophone)，视像电子邮件(VideoEmail)、电子新闻(Electronic news) 等，其传输速率要求较低，在4800-64000bits/sec之间，分辨率为176X144。MPEG-4利用很窄的带宽，通过帧重建技术，压缩和传输数据，以求以最少的数据获得最佳的图像质量。MPEG7继MPEG4 之后，要解决的矛盾就是对日渐庞大的图像、声音信息的管理和迅速搜索。针对这个矛盾，MPEG 提出了解决方案MPEG7。MPEG7力求能够快速且有效地搜索出用户所需的不同类型的多媒体资料。该工作提议于1998年10月提出，预计于2001年初最终完成并公布。MPEG7 将对各种不同类型的多媒体信息进行标准化的描述，并将该描述与所描述的内容相联系，以实现快速有效的搜索。该标准不包括对描述特征的自动提取，它也没有规定利用描述进行搜索的工具或任何程序。其正式的称谓“多媒体内容描述接口。MPEG7可独立于其它MPEG 标准使用，但MPEG4 中所定义的对音、视频对象的描述适用于MPEG7，这种描述是分类的基础。另外我们可以利用MPEG7 的描述来增强其它MPEG 标准的功能。MPEG7 的应用范围很广泛，既可应用于存储（在线或离线），也可用于流式应用（如广播、将模型加入Internet 等）。它可以在实时或非实时环境下应用。如：数字图书馆（图象目录，音乐字典等）；多媒体名录服务（如黄页）；广播媒体选择（无线电信道，TV信道等）；多媒体编辑（个人电子新闻业务，媒体写作）等。数字视频编解码技术及其标准数字视频编解码技术的国际标准通常是由国际标准化组织ISO在国际电信联盟ITU的技术建议的基础上制订的。其演变进程如下图所示：2003年5月，国际电联已经正式命名了H.264建议。国际标准化组织在即将颁布的正式标准中将其命名为MPEG-4的第10部分，业界称其为AVC（Advanced Video Codec）。中国信息产业部于2002年批准设立了“数字视音频编解码技术标准化工作组”（简称AVS）。2003年年底，该工作组将正式上报中国视频编解码标准的建议稿，该建议很可能会在2004年被批准为部颁标准和国家标准。AVS采取了与AVC相同的技术路线，但具体格式很可能不与AVC兼容。MPEG-4 Part 10 / H.264集中体现了当今国际视频编码解码技术的最新成果：在同等视觉品质下, 压缩比平均至少提高50%支持交互式应用所需的低延迟模式支持随机帧索取支持可变码率支持多种分辨率下面的试验数据出自MPEG官方网站，给出了H.264 / H.26L与MPEG-2、MPEG-4的比较结果：H.264与MPEG-2的比较：在CIF尺寸、1Mbps码率、30帧/秒的情况下，使用H.264算法制作的媒体流在3个分量的信躁比与使用MPEG2制作的媒体流相比，有不同程度的明显的增益。H.264在极低码率下与MPEG-4的比较：下图表现了在极低码率（32-128Kbps）的情况下，H.26L与MPEG-4相比具有性能倍增效应，即：相同码率的H.26L媒体流和MPEG-4媒体流相比，H.26L拥有大约3个分贝的增益（画质水平倍增）。32Kbps的H.26L媒体流，其信躁比与128K的MPEG-4媒体流相近。即在同样的画面质量下，H.26L的码率仅仅为MPEG-4的四分之一。H.26L在中低码率下与MPEG-4比较：下图表现了在中低码率（32-128Kbps）的情况下，H.26L与MPEG-4相比具有性能倍增效应。H.26L与MPEG-4的画面效果比较如下图：下图左为MPEG-4在码率为1Mbps情况下的画面质量，右为H.26L在码率为512Kbps情况下的画面质量。同样体现H.26L的性能倍增。待续第四节 传输线理论非理想的互连问题现代的技术已经朝着更高的速度和更小的封装发展，这是一种不可改变的趋势。随之而来，在以前的数字设计过程中经常被认为微不足道或可以忽略的影响现在常常成为主要的设计焦点。在这些现代设计中必须被考虑的新变量中，非理想效应就是其中的一个方面，比如频域衰耗、阻抗不连续和蛇行线影响等等。这些高频的效应通常是很难模拟的，很多大学都正在不断地研究中。所以，随着系统速度的突飞猛进，工程师们不仅要处理技术上的难点，还必须应对大量的可变因素。在这里我们要解决许多由于非理想互连所带来的问题，它们都必须在现代设计中被考虑。这一章的焦点是过去的设计中被极大忽略，而现在却成为关键的高速时的传输特性问题。这里提出的许多模型中也存在许多缺点，就像过去简单模型中的缺点一样，这些需要在将来被修订。随着一些模型的调整，读者应该一直明白这里有许多假设和近似被建立。4.1. 传输线损耗随着技术的进步，数字系统正朝着更小、更快的方向发展，器件封装和传输线的几何尺寸都在缩小。而