06微机期末考题A.doc

学院 姓名 学号 任课老师 选课号 密封线以内答题无效电子科技大学二零零 六 至二零零 七 学年第 一 学期期 末 考试“微机系统原理及接口技术”课程考试题B卷(120分钟) 考试形式:开卷 考试日期:2007年1月24日课程成绩构成：平时 10 分， 期中 20 分， 实验 10 分， 期末 60 分一二三四（1）四（2）四（3）四（4）四（5）四（6）五（1）五（2）五（3） 总分注意：请将第一、二题答案填入本页指定位置。一、 单项选择题答案（每题1分，共15分）123456789101112131415CBDDCBACABDBCAD二、 填空题答案（每空1分，共22分）1. 系统内总线 2. 约定寄存器 ， 约定存储单元 ， 堆栈 （不限顺序）3. 线译码 ， 部分译码 ， 全译码 ， 2N （前3空不限顺序）4. Cache ， 主存 ， 辅存 （可以不限顺序）5. 程序控制 ， 中断控制 ， DMA控制 ， DMA控制 （前3空不限顺序）6. 独立 ， M及IO的地址空间大 7. 2 8. 64 9. 指令 ， 总线 ， 时钟 一、单项选择题题目（每小题1分，共15分）1、计算机中数据总线驱动器采用的基本逻辑单元是（ ）。A：反相器 B：编码器 C：三态门 D：译码器2、8086系统中，存储单元的物理地址可由逻辑地址按下面（ ）式计算而得。A：段基址+偏移地址B：段基址左移4bit+偏移地址C：段基址16H+偏移地址D：段基址10 +偏移地址3、8086CPU中标志寄存器的主要作用是（ ）。A. 检查当前指令的错误 B. 纠正当前指令执行的结果与错误C. 决定是否停机 D. 产生影响或控制某些后续指令所需的标志4、两个压缩BCD码93H、48H相加后，调整指令DAA完成的是（ ）。A：加00H调整B：加06H调整C：加60H调整D：加66H调整5、8086CPU比较无符号数大小时是根据 （ ） 标志位来判断的。A：CF和OF B：CF和BF C：CF和ZF D：ZF和OF6、设(SS)=2000H, (SP)=0100H, (AX)=2107H, 执行指令PUSH AX后，数据21H的存放地址是（ ）。A：200FEH B：200FFH C：20101H D：20102H7、N位DAC的分辨率可表示为（ ）。A：1/2N B：1/N C：1/10ND：2N8、高速缓存Cache的存取速度（ ）。A：比主存慢、比外存快 B：比主存慢、比内部寄存器快C：比主存快、比内部寄存器慢 D：比主存慢、比内部寄存器慢9、下图表示的是8086系统中的（ ）操作。CLKM/(/IO)地址信号数据信号AD/WRA：写存储器B：读存储器C：写I/O口 D：读I/O口10、一般地，微机接口芯片一定是（ ）。A可编程的B可寻址的C可联络的D可定时的11、8086CPU响应可屏蔽中断的条件是（ ）。A：IF = 0、TF = 0 B：IF = 1、TF = 1C：IF = 0、与TF无关 D：IF = 1、与TF无关12、某接口芯片占用端口地址范围为200H207H，则该接口芯片至少有（ ）条地址线引脚。A：2B：3C：6D：813、设异步串行接口电路中波特率因子为32，则接收端在确定起始位后应每隔（ ）个时钟周期对串行数据接收线采样一次。A：8B：16C：32D：6414、中断控制方式的优点是（ ）。A：CPU利用率高B：能在线进行故障处理C：无须CPU干预D：硬件连接简单15、I/O接口电路中，8255控制口可能使用的端口地址只能是 （ ）。A：00H B：01H C：04H D：07H二、填空题题目（每空1分，共22分）1、计算机系统内各插件板之间互连的总线称为 。2、主程序调用过程时，入口参数和出口参数可以通过 、 或 来传递。3、扩展存储器设计时，片选信号可以采用 、 或 方式进行译码。若系统地址线中有N条未参与译码，则存储单元的重叠地址将有 个。4、微机系统中存储器通常被视为 、 、 三级结构。5、CPU与外设进行数据传输的方式通常包括 、 、 三种，其中 速度最快且无需CPU执行指令。6、8086 系统中I/O端口采用 编址方式，其好处是 。7、8086系统响应NMI中断时，对应的中断类型码为 。8、某16位总线的时钟频率为16MHz，若每4个时钟完成一次数据传送，则该总线带宽为 Mbit/s。9、CPU取一条指令并执行该指令的时间称为 周期, 它通常包含若干个 周期，而后者又包含有若干个 周期。注意：以下各题答案请填在题下空白处。三、改错题（请说明错误原因，每小题1分，共10分）1、8086CPU中的寄存器都能完成16位或8位操作。错误原因： 8086中只有AX、BX、CX、DX寄存器才可以完成16位或8位操作。2、8086系统中内中断优先级总是比外中断优先级高。错误原因：8086系统中除单步中断外其他内中断优先级都比外中断优先级高。3、PROM是可多次擦写的ROM。错误原因：PROM是一次可编程的ROM。4、 TTL器件的输出可直接与RS-232总线连接以实现远距离信号传送。错误原因： TTL器件的输出电平与RS-232总线电平不符，不能直接连接。5、每个I/O接口中都应具备数据端口、控制端口和状态端口。错误原因：无条件传送方式下的接口就无需状态端口。6、44矩阵键盘至少需要系统提供16条接口信号线。错误原因： 44矩阵键盘至少需要系统提供8条接口信号线。7、异步串行通信中相邻两帧数据的间隔是确定的。错误原因：异步串行通信中相邻两帧数据的间隔可以是任意的。8、8255经过适当的设置，最多可以提供3个双向端口。错误原因：8255最多只能提供1个双向端口A口。 9、ISA总线是一个32位的并行总线。错误原因： ISA总线是一个16位的并行总线。10、8086系统中，中断向量表可用于保存断点和现场。错误原因：8086系统中，中断向量表用于保存中断向量；或堆栈可用于保存断点和现场。 四、简答题（每小题5分，共30分）1、试说明8086CPU的控制引脚 ALE的作用。8086的低位地址线与数据线复用（2分），为保证地址信号维持足够的时间，需使用ALE信号将低位地址线通过锁存器保存，以形成系统地址总线（3分）。2、试列举8086CPU响应INTR中断的条件。 （1） 接口中的中断请求触发器置位；（0.5分）（2） 接口中的中断屏蔽触发器清零；(0.5分)（3） I； （2分）（4） CPU并未处理更高级的中断； （0.5分）（5） CPU现行指令执行结束； （1.5分）3、8086 CPU的内部结构有什么特点？它如何实现“取指”和“执行指令”的并行操作？8086内部划分为两个独立的功能模块（3分）：负责与外部交换信息的总线接口部件BIU（1分），以及负责指令译码执行的执行部件EU（1分）。这两个相互独立的部件即可以并行工作以提高CPU的运行效率。主设备联络信号从设备联络信号地址联络信号数据联络信号4、下列时序属于哪种总线同步方式？这种同步方式有何优缺点？ 图示为异步并行总线的时序关系（1分）。异步总线通过主、从控制信号之间应答信号的交替变化来保证总线上地址和数据信息的准确传输，速度适应能力极强（2分）。缺点是握手控制电路复杂，且握手信号来回应答时间长，效率较低（2分）。5、试说明8253用作定时器和计数器时的主要不同之处。8253即可完成定时功能，又可完成计数功能，其主要区别是clk输入信号的性质不同（1分）。当计数器的输入为标准时钟脉冲（2分），则通过计数值可以得出时间间隔，实现定时功能；当计数器的输入为需要计数的信号（脉冲）（2分），则计数值就是一定时间内信号（脉冲）出现的次数，实现计数功能。6、以下是PC机为某外部中断源设置中断向量的程序段：PUSHESMOVAX，0MOVES，AXCLDMOVDI，20HMOVAX，0200HSTOSWMOVAX，1000HSTOSWPOPES请问：该中断的类型码是多少？程序段为它设置的中断向量是什么？ 相关的中断类型码为08H（2分），中断向量为1000：0200H（3分）。五、综合应用（共23分）1、（7分）设某系统中数据总线宽度为8bit，地址总线宽度为16bit。若采用4K4的RAM芯片组成16KB的存储系统。问： （3分）共需多少片4K4的RAM芯片？这些芯片应分成多少组？每组多少片？ 共需8片RAM芯片，分成4组，每组2片。（2分）该存储系统至少需要多少根地址线？其中多少根低位地址线用于片内字选？ 该存储系统至少需要14根地址线，其中低12位用于片内字选。（4分）设该存储系统从0000H开始占用一段连续地址空间，试给出每组芯片占用的地址范围。 00000FFFH 10001 FFFH 20002FFFH 30003FFFHPAPBPC0PC1PC2PC3PC4PC5PC6PC7D0D7RDWRA0A1RESETCSIORA0A1D0.D7+5V+5VK0K1K2K34x10KIOW8255AL0L1L2L34x300300H-303H2、（8分）某工业控制系统中，四个控制点（K0K3）的状态分别与四个发光二极管（L0L3）对应：K0K3断开则对应的二极管亮，表示该系统的控制点运行正常；K0K3闭合则对应的二级管灭，说明该控制点出现故障。现用如图8255A的C口实现该系统。（4分）根据题意给出8255A的控制字，并编写8255的初始化程序。MOVAL, 100x00x1B;2分MOVDX, 303H;1分OUTDX, AL;1分（4分）根据题意编写程序段控制发光二极管。MOVDX