基于ISE的数模混合系统毕业设计.docx

基于ISE的数模混合系统毕业设计目 录1 绪论1 1.1 课题的意义1 1.2 国内外研究现状1 1.3 FPGA的介绍3 1.3.1 FPGA 的发展阶段3 1.3.2 FPGA的组成3 1.3.3 可编程逻辑器件的优缺点42 方案论证5 2.1 系统总体方案设计5 2.1.1 设计思路5 2.1.2 系统总体结构框图5 2.2 总体方案确定5 2.2.1 确定技术指标5 2.2.2 机型和器件选择6 2.2.3 硬件、软件和FPGA .6 2.2.4 硬件和软件功能划分原则.63 硬件设计. 7 3.1 系统外部框图7 3.1.1 线性变换电路的设计.7 3.1.2 A/D转换电路的设计.11 3.1.3 数码管显示电路.15 3.2 内部电路图.16 3.3 下载引脚锁定.174 软件设计18 4.1 软件设计结构18 4.1.1 FPGA器件的开发.18 4.1.2 硬件描述语言的介绍.19 4.2 软件编程21 4.2.1 ISE的介绍.21 4.2.2 采样率分频时钟的程序设计22 4.2.3 频率和峰值计算的程序设计24 4.2.4 串行ADC控制模块的程序设计27 4.2.5 频率或峰值显示选择的程序设计29 4.2.6 7段数码管控制器的程序设计.30 4.2.7 顶层文件的程序设计.31 4.2.8 总结.325 结论35 参考资料36 致谢37 附录.38III1 绪 论1.1 课题的意义FPGA是80年代中后期出现的，其特点是具有用户可编程的特性。利用CPLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。而且，FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。概括起来,FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选1。基于ISE的模数混合设计，就是根据Xilinx公司的集成开发环境ISE,支持本公司所有器件的设计和开发，支持从设计输入到编程/下载整个设计流程，而且提供了丰富的与第三方工具的接口，能使器件获得更高的性能。可以用标准逻辑器件、可编过程控制器PLC、单片机等方案来实现。但是这些控制方法的功能修改及调试都需要硬件电路的支持，在一定程度上增加了功能修改及系统调试的困难。因此，在设计中采用EDA技术，应用目前广泛应用的VHDL硬件电路描述语言，实现基于ISE的模数混合设计的设计，利用ISE集成开发环境进行综合、仿真，并下载到FPGA现场可编程逻辑器件中，完成对系统的控制作用。研究此毕业设计的意义是可以更好的认识了解ISE,利用ISE可以设计其他的系统。1.2 国内外研究现状FPGA(现场可编程门阵列)与CPLD(复杂可编程逻辑器件)都是可编程逻辑器件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发较早，占用了较大的PLD市场。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球CPLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。经过70年的不断发展,FPGA已由当初的1200门发展成为今天的百万门级。通过不断更新优化产品架构和生产工艺,实现了更多的逻辑单元、更高的性能、更低的单位成本和功耗。FPGA（现场可编程逻辑器件）产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。而应用的变化也使FPGA产品近几年的演进趋势越来越明显：一方面，FPGA供应商致力于采用当前最先进的工艺来提升产品的性能，降低产品的成本；另一方面，越来越多的通用IP（知识产权）或客户定制IP被引入FPGA中，以满足客户产品快速上市的要求。此外，FPGA企业都在大力降低产品的功耗，满足业界越来越苛刻的低功耗需求2。(1) 第一时间采用新工艺提升性能降低成本半导体产品的集成度和成本一直在按照摩尔定律演进。在这方面，作为半导体产品的重要一支可编程逻辑器件也不例外。最先进的半导体工艺几乎都会在第一时间被应用在FPGA产品上。而每一次工艺升级带来的优势，都会在产品的功耗、最高运行频率、容量以及成本上得到体现。(2) 引入更多通用和定制IP向解决方案供应商转变近5年来，FPGA的应用已经从过去通信基础设备这一非常窄的领域迅速扩展到了今天非常广泛的应用领域。在许多新兴和快速成长的市场上，FPGA作为核心器件而被广泛采用。无线通信、工业、科学及测量、医疗设备、音视频广播、汽车、计算、存储应用和快速发展的消费品市场，都成为FPGA业务发展的重点领域。在这种情况下，FPGA企业也开始了相应的转型，以适应新的发展需求。(3) 采用各种技术路线争做低功耗之王电池供电应用的迅猛增长刺激了全球市场对低功耗半导体的需求。今天，系统设计人员面对更加严格的系统总体功耗限制。与此同时，这类应用所要求的功能、性能和复杂度也在增加，但却不能以增加电池为代价。为此，原来在功耗指标上并不占优势的FPGA产品开始采用各种新技术来降低和优化功耗3。不能否认,目前中国电子设计技术仍远远落后于发达国家水平,尤其是在电子技术的基础产业,即IC/ASIC方面。当国人以国产计算机,电视,VCD,影碟机等产业欣欣向荣,飞速发展而沾沾自喜的时候,却不能不看到,几乎所有的核心技术和几乎所有的内部关键集成电路,仍然印着国外半导体厂家的商标。单从时间上看,国内技术可能只落后一、二十年,但是我们更应该看到：一方面,这一产业的发展是以非线性速度向前推进的,另一方面,当发达国家“全民皆兵”,整体发展水平平均较高时,国内仍局限在为数不多的几个国家重点投资企业或合资/独资企业里4。然而,我们有幸的看到,FPGA/CPLD的发展正逐步取代越来越多的ASIC市场。可重复使用,小批量,低投入,高性能,高密度,开发周期短等诸多优点,使国内更多的工程师们乐于采用。由于不需要任何投片费用,也不需要建立任何生产线,因此,采用FPGA/CPLD所需的投资远远低于ASIC的投资。据估计,引进一套先进的FPGA Top-Down设计工具所需费用还不到ASIC所需的十分之一,而大力推广先进的FPGA设计方法,既可以降低诸多产业投资成本,也可培养一大批国内的Top-Down的设计人才,从而提高国内Top-Down设计的整体水平,为将来国内ASIC产业的快速、健康发展打下坚实的基础。 1.3 FPGA的介绍1.3.1 FPGA的发展阶段可编程逻辑器件（PLD）是10世纪70年代发展起来的一种新型器件，其应用不仅简化了电路设计，降低成本，提高系统的可靠性，其发展是以微电子制作技术的不断发展为基础的。早期的PLD只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）3种。随后，出现可编程逻辑阵列（PLA），PLA由一个可编程的与阵列和可编程的或阵列构成，阵列规模小，编程过程复杂繁琐。PLA既有现场可编程的，也有掩膜可编程的。在这之后，出现PAL器件，由一个可编程的与平面和一个固定的或平面构成，为现场可编程，有反熔丝技术、EPROM技术和EEPROM技术3种。在PAL的基础上，又发展出通用阵列逻辑（GAL),采用输出逻辑宏单元结构和EEPROM工艺，实现电可擦除、电可改写。以上这些PLD器件的共同特点是有速度特性较好的逻辑功能，但结构简单，只能用于实现较小规模的电路设计。为解决此缺陷，Xilinx推出了FPGA,FPGA器件兼容PAL和GAL器件的优点，体系结构灵活、逻辑资源丰富、集成度高以及适用范围广等，可用于实现较大规模的电路设计，编程灵活。FPGA器件是当前主流的可编程逻辑器件之一，经过20多年的发展，可编程逻辑器件取得了长足的进步，资源更加丰富，使用越来越方便。将来的可编程逻辑器件，密度会更高、速度会更快、功耗会更低，同时还会增加更多新功能，向着集成了可编程逻辑,CPU，存储器等组件的可编程单片系统（SOPC）方向发展5。1.3.2 FPGA的组成如图1-1所示，是FPGA的基本结构。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： (1) 采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 (2) FPGA可做其它全定制或半定制ASIC电路的中试样片。 (3) FPGA内部有丰富的触发器和I/O引脚。 (4) FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 (5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 图1-1 FPGA的基本结构1.3.3 可编程逻辑器件的优缺点可编程逻辑器件提供了一些重要优点，包括：(1) 可编程逻辑器件在设计过程中为客户提供了更大的灵活性，因为对于可编程逻辑器件来说，设计反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到。(2) 可编程逻辑器件不需要漫长的前置时间来制造原型或正式产品 - 可编程逻辑器件已经放在分销商的货架上并可随时付运。(3) 可编程逻辑器件不需要客户支付高昂的NRE成本和购买昂贵的掩模组- 可编程逻辑器件供应商在设计其可编程器件时已经支付了这些成本，并且可通过PLD产品线延续多年的生命期来分摊这些成本。(4) 可编程逻辑器件允许客户在需要时仅订购所需要的数量，从而使客户可控制库存。采用固定逻辑器件的客户经常会面临需要废弃的过量库存，而当对其产品的需求高涨时，他们又可能为器件供货不足所苦，并且不得不面对生产延迟的现实。(5) 可编程逻辑器件甚至在设备付运到客户那儿以后还可以重新编程。事实上，由于有了可编程逻辑器件，一些设备制造商现在正在尝试为已经安装在现场的产品增加新功能或者进行升级。要实现这一点，只需要通过因特网将新的编程文件上载到PLD就可以在系统中创建出新的硬件逻辑6。可编程逻辑器件的缺点：(1) 容量小，一般最小也有几百个逻辑单元，做时序逻辑比较好，比如数字信号处理。(2) 一般不能直接加密。 (3) 另外FPGA需要外挂配置芯片。2 方案论证2.1 系统总体方案设计2.1.1 设计思路本毕业设计的设计思路是：外部提供一个-5V+5V的正弦信号，该信号通过线性变换电路处理后，输出一个幅度范围为0+5V的正弦信号；该0+5V的正弦信号输入到串行ADC转换器电路，该电路将输入的信号转换为串行的AD数据；将串行ADC转换器电路与FPGA相连，通过ISE开发环境编写相应的控制模块，经过调试，下载到FPGA上，上电,在数码管上显示AD转换的结果。该设计方案的优势是，用最少的外部电路与充分的FPGA资源来实现AD转换的功能。应用FPGA的集成开发环境ISE来编写程序，可以最少的减小硬件的更替，节省资源，减少成本。2.1.2 系统总体结构框图图2-1 系统结构图如图2-1所示，是系统总体结构图。由图可以看出，该设计系统由硬件部分和软件部分两部分构成。其中，硬件部分由线性变换电路、提供串行数据的串行ADC转换器、数码管显示三部分构成，软件部分由FPGA部分构成，该软件部分应用FPGA集成开发环境ISE编写的程序实现其功能。所以，本毕业设计分硬件和软件两部分。具体结构功能在下面介绍。2.2 总体方案确定2.2.1 确定技术指标在毕业设计设计之前，首先要对毕业设计要实现的功能进行分析，研究实际问题，明确各项任务和要求，确定设计中所用的各信号之间的联系，信号设置以及信号的显示，信号的复用等，以及设计产品的性能的实现，产品如何改善以提高性能指标，成本，可靠性，可维护性及经济效益等。本设计要实现的功能是，在外接制作的线性放大电路及A/D电路通过USB接口（第三方接口）与Xilinx的FPGA开发板相连，通过信号发生器加给电路，将在基于ISE开发环境编写的程序调试好，下载到FPGA上来实现对模拟信号的数字化处理，将转换结果显示在数码管上。该毕业设计要实现的指标如下：(1) 实现转换精度为8位精度的AD转换 ；(2) 经过FPGA的处理，实现输出8位并行数据；(3) 通过FPGA的开发板上提供的与第三方联系的接口，与硬件电路与PC机连接，将程序下载到FPGA中，实现信号的采集分析处理。2.2.2 机型和器件选择选择的机型应具备以下几点要求：(1) 货源充足稳定，便于批量生产；(2) 在性能/价格比一样的前提下，选择最容易实现产品技术指标的机种；(3) 要选择自己最熟悉的机型和元器件，以缩短设计周期； (4) 要熟悉一些常用的元器件和机型的型号、性能和价格。在设计电路和对PCB布线时，关键就是选择适合EMC要求的组件；(5) 要选择引脚少的，尽力的减少多余不用的引脚，避免资源的浪费；(6) 采用规格相似的元器件，便于元器件的替换。在硬件部分将详细介绍基于以上选型原则选择TLC549与LM324的原因。2.2.3 硬件、软件和FPGA硬件是指计算机的物理实现，一般是一些电子电路的集合，也有可能是一些机械组件。简单的说，硬件它是可感知的实物，其设计占据了有形的空间。硬件的另一个特点是所有组件同时工作。输入发生变化，电路的改变会以一种可以预知的但并不一定同步的方式遍及整个系统。软件是信息，并且在物理世界中并不显现自己。软件是描述机器的行为的一种规范，软件是打印内容所要表达的信息，其本质是无形的。这些传统的硬件和软件定义随着FPGA和其他的可编程逻辑器件的出现，他们之间的区分不明显。本设计就是以尽量少用硬件的原则，充分应用硬、软件及FPGA。2.2.4 硬件和软件功能划分原则系统的硬件配置和软件的设计是紧密地联系在一起的，并且硬件和软件有一定的互换性，多用硬件完成一些功能，可以提高整个系统的工作速度，减少软件设计工作量，但增加了硬件成本。若用软件替代某些硬件的功能，可使硬件成本降低，但增加了软件的复杂性，而且降低了系统的工作速度，因此，总体设计时应综合考虑以上因素，合理搭配软硬件的比重。3 硬件设计3.1 硬件部分设计的模块图3-1 硬件部分的模块电路硬件电路的主要模块：线性变换电路、串行ADC转换电路、数码管显示电路。如图3-1实现的主要功能是：输入一个-5+5V的正弦信号，经过线性变换电路放大转化作用转化为05V的正弦信号，经过线性变换电路的AD_IN端与串行A/D转换器电路的AD_IN端相连，将05V的正弦信号输入到串行A/D转换器电路中，在芯片TLC549的作用，将这个的05V模拟正弦信号转化为8位的串行数据，通过TLC549的三个引脚IOclk、D0、NCS与FPGA相应的管脚连接。下面具体介绍这几部分。3.1.1 线性变换电路的设计1) 线性变换电路线性变换电路的主要功能就是将外部提供的-5+5V的正弦信号，通过如图3-2所示电路转换，输出一个05V的正弦信号。图3-2 线性变换电路图2) 线性变换电路的工作原理线性变换电路的工作原理与差分放大电路的工作原理相似。将线性变换电路简化后的原理图如图3-3所示：图3-3 线性变换电路原理图(1) 工作原理理论分析线性变换电路成立的条件为R1=R2，Rf=Rreg;当此条件成立时，可以根据计算公式3-1：-=Rf/R1(Vinf-Vin).(3-1),即可得到输出的信号。根据线性变换电路可知，参考电压为Vreg=2.5V，运算放大器的输入信号为0，即Vin-=0v,原式可化简为V0=2.5-0.5Vin。输入正弦信号的范围为-5+5V。当输入最小电压值-5V时，输出信号为0V；当输入最大电压值+5V时，输出为5V。所以其输出电压值的范围为05V，满足要求。(2) 工作原理仿真分析在（1）的工作原理理论分析中，对线性变换电路进行了分析，验证了电路的可行性。下面用multisim对线性变换电路进行仿真，从仿真图中，直观的验证电路的可行性。multisim仿真的基本步骤是：step1 从放置菜单选择元器件或者从工具栏上选择元器件；step2 放置好元器件之后，连线，鼠标指针停留在组件管脚上单击就可以将导线引出来了，到要连接到的管脚再次单击就可以将导线画好；step3 画好导线之后，选择万用表或者示波器等仪器仪表连接到适当的位置；step4 点击运行就可以仿真了，双击仪器仪表，打开仪表界面，进行设置和观察仿真结果。(3) multisim仿真分析根据multisim的基本步骤，首先，在multisim的工作界面（如图3-4所示）上，将各种所需元器件放置在工作界面上，按照图3-2所示的线性变换原理图的连接关系将各元器件连接起来；然后，将信号的输入端接入信号发生器，将输入端与输出端连接到双踪示波器上,其连接好的线性变换电路如图3-5所示；检查无误后，点击运行进行仿真。仿真时，信号发生器提供的是一个幅值为5V，频率为1KHz的正弦信号，其参数的设置如图3-6所示。仿真波形图如图3-7所示。 图3-4 multisim的工作界面图3-5 线性变换电路仿真电路图图3-6 信号发生器参数设置图3-7 AD通道时的转换电路仿真图图3-7波形分析：当选择AD通道时，输入信号是幅值范围为-5+5的正弦波，输出信号为幅值范围为0+5V的正弦波，仿真波形图满足理论要求。3) 线性变换电路的原理图及其PCB图应用Altium Designer软件，画线性变换电路的原理图及其PCB图，来制作电路板。其原理图和PCB图分别见于图3-8、3-9。图3-8 线性变换电路原理图图3-9 线性变换电路PCB4) LM324元器件的选择LM324为四运放集成电路，采用14脚双列直插塑料封装。图3-10为LM324芯片引脚图。内部有四个运算放大器，有相位补偿电路。电路功耗很小，LM324工作电压范围宽，可用正电源330V，或正负双电源1.5V15V工作。它的输入电压可低到地电位，而输出电压范围为OVcc。它的内部包含四组形式完全相同的运算放大器，除电源共享外，四组运放相互单独。每一组运算放大电路可用如图3-11示的符号来表示。它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“Vo”为输出端。两个信号输入端中，Vi-（-）为反相输入端，表示运放输出端Vo的信号与该输入端的相位相反；Vi+（+）为同相输入端，表示运放输出端Vo的信号与该输入端的相位相同。 LM324引脚排列见图3-10。单运放引脚图见图3-11。LM124、LM224和LM324引脚功能及内部电路完全一致。LM324的主要参数：运放类型：低功率；放大器数目：4；带宽：1.2MHz；针脚数：14；工作温度范围：0C to +70C；封装类型：SOIC；3dB带宽增乘积：1.2MHz；变化斜率：0.5V/s；器件标号：324；器件标记：LM324AD；增益带宽：1.2MHz；工作温度最低：0C；工作温度最高：70C；放大器类型：低功耗；温度范围：商用；电源电压最大：32V；电源电压最小：3V；芯片标号：324；表面安装器件：表面安装；输入偏移电压最大：7mV；运放特点：高增益频率补偿运算；逻辑功能号：324额定电源电压：+15V。 图3-10 LM324芯片引脚图 图 3-11 集成运放引脚图此外，LM358 内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大器的场合。图3-12为LM358的引脚图。LM358芯片的主要性能及参数要求为：直流电压增益高(约100dB)；单位增益频带宽(约1MHz)；电源电压范围宽：单电源(330V)；共模输入电压范围宽，包括接地；差模输入电压范围宽，等于电源电压范围；输出电压摆幅大(0 至Vcc-1.5V)。图3-12 LM358引脚图但是两种芯片比较，LM324四运放电路具有电源电压范围宽，静态功耗小，可单电源使用，价格低廉等特点，因此，线性变换电路最优的芯片选择方案是选用LM324芯片。3.1.2 A/D转换电路的设计 1) A/D转换电路根据毕业设计的要求，A/D转换电路要实现模拟信号的数字化，从而完成A/D转换的功能。A/D转换电路如图3-13。在电路图中，两个104电容是作为一个旁路电容，其主要的功能是产生一个交流分路，消除进入易感区的那些不需要的能量。104电容作为高频旁路器件来减小对电源模块的瞬态电路的需要。一般，旁路电容要大于工作电容几十倍，所以选用104电容。图3-13 A/D转换电路2) A/D转换电路的工作原理A/D转换电路的工作原理就是将输入幅度范围为05V的连续电压信号，通过TLC549芯片的处理，转换输出为串行的8位数据，将芯片的引脚IOclk、Do、NCS通过接口插座分别与FPGA的P120、P116、P113脚相连接，然后由ISE编写相应的控制程序，综合、仿真等后，通过下载线下载到FPGA开发板上，上电，在数码管上显示，实现A/D转换的功能。(1) A/D转换的原理A/D转换的原理是，把模拟量转换成相应的数字量的过程称为A/D转换过程。A/D转换器就是用来将模拟信号量转换为与它成比例的二进制数字量Dn的电路。A/D转换一般包括量化和编码两个过程。量化就是把幅值可连续变化的信号转换成为所规定的单位量化电压的整数倍。编码就是用代码将转化的量化电压表示出来。A/D转换器的工作原理图如图3-14所示。一个直流或缓慢变化的电压接到ADC的输入端，这时A/D转换器的输出n位二进制数为： 图3-14 A/D转换器工作原理图=/；叫做ADC的单位量化电压，亦即ADC最小分辨电压。/表示将商/取整。ADC最大的输入电压为：（-1）。(2) A/D转换器的分类：A/D转换器的种类多种多样，按照转换速度由高到低可分为：并行比较器、逐次渐进型和双积分型；按照有无中间参数可分为：直接A/D转换型、间接A/D转换型等。根据毕业设计的要求，在AD转换电路所要用到的主要元器件为TLC549。该芯片的主要性能特征在下文中详述。3) A/D转换电路的原理图及其PCB图应用Altium Designer软件，画线性变换电路的原理图及其PCB图，来制作电路板。其原理图和PCB图分别见于图3-15、3-16。图3-15 A/D转换电路的原理图图3-16 A/D转换电路的PCB图4) TLC549芯片的选择TLC549是美国德州仪器公司产生的8位串行A/D转换器芯片，可与通用微处理器、控制器通过CLK、CS、DATA OUT三条口线进行串行接口。具有4MHZ片内系统时钟和软硬件控制电路，转换时间最长17us，TLC549为40000次/s。总失调误差最大为+/-0.5LSB,典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，接地，可用于较小信号的采样。TLC549芯片的引脚图、内部结构、时序关系分别如图3-17、3-18、3-19所示。TLC549串行模数转换器的主要参数：8位分辨率；差分参考输入电压: 5V；转换时间：17us (最大) ；总的访问和转换周期/秒：40,000；片上软件可控制的采样和保持功能； 4MHz的内部系统时钟；总失调误差最大为+/-0.5LSB；宽的供电电压：3V-6V。而另一种8位串行A/D转换器为ADC0832。它是美国国家半导体公司生产的一种8位逐次逼近、双通道模数转换器。串行输出可配置为和标准移位寄存器或微处理器接口，其多路器可用软件配置为单端或差分输入，差分的模拟电压输入可以抑制共模电压，但输入基准电压不可以调整大小，在内部已经连到。其体积小，兼容性强，性价比较高。图3-20是串行ADC转换器ADC0832的引脚图。ADC0832的主要性能参数是：8位分辨率；易于和微处理器接口或独立使用；用5V基准电压；多路器选择的双通道，可单端或差分输入选择；单5V供电，输入范围为05V；输入和输出与TTL和CMOS兼容；在Fclock=250KHz时，转换时间为32us;总非调整误差为+/-1LSB。从以上两种芯片的性能来看，TLC549的转换时间较短，总失调误差也小于ADC0832，且供电电压范围大，从以上几方面来看，选择TLC549芯片更好，更易实现AD转换的功能。图3-17 TLC549引脚图图3-18 串行ADC转换器TLC549内部结构图3-19 TLC549的时序关系图3-20 串行ADC转换器ADC0832芯片引脚 图3-21为线性变换电路和串行AD转换的电路图。图3-21 线性变换电路和串行AD转换3.1.3 数码管显示电路数码管显示电路部分采用的是4位共阴极数码管。图3-22是四位数码管元器件图。 本毕业设计采用的是集成在FPGA开发板上的数码管显示电路模块。图3-22 四位数码管下面对数码管的结构进行介绍。内部的四个数码管共享adp这8根数据线，因为里面有四个数码管，所以它有四个公共端，加上adp，共有12个引脚，下图3-23便是一个共阴的四位数码管的内部结构图（共阳极与共阴极接法相反）。引脚排列是从左下角的那个脚（1脚）开始，以逆时针方向依次为112脚，下图中的数字与之一一对应。图3-23 四位数码管共阴极接法管脚顺序：从数码管的正面观看，以第一脚为起点，管脚的顺序是逆时针方向排列。12、9、8、6是公共脚。A-11 B-7 C-4 D-2 E-1 F-10 G-5 DP-3数码管显示电路的原理图如图3-24所示。图3-24 四位数码管显示电路原理图3.2 内部电路图用ISE这个集成开发环境来编写控制和显示模块的程序，其逻辑控制连接所形成的内部电路结构如图3-25所示。内部的控制模块主要由以下几部分组成：采样率分频模块、频率或峰值检测、串行ADC控制模块、频率或峰值显示选择、数码管驱动和控制逻辑等五个模块。图3-25 A/D转换电路的内部结构图3.3 下载引脚锁定当把所编写的各个模块的VHDL程序测试仿真正确后，通过下载数据线将FPGA开发板与PC机相连，将形成的最终的比特流文件下载到FPGA中。将各部分硬件模块与FPGA开发板通过接口连接，形成一个完整地系统。引脚下载如图3-26(a)、(b)、(c)所示。3-26(a)3-26(b)图3-26(c) 引脚下载图4 软件设计4.1 软件设计结构软件设计完成功能就是应用FPGA的开发环境ISE通过编写程序来实现所要完成的功能。本设计所要完成的软件设计主要有以下模块：采样率分频模块、频率或峰值检测、串行ADC控制模块、频率或峰值显示选择、数码管驱动和控制逻辑等五个模块，如图4-1所示。图4-1 软件设计的内部结构下面首先对FPGA器件的开发过程、所用的VHDL语言进行介绍。4.1.1 FPGA器件的开发FPGA的设计流程FPGA的基本开发流程包括：设计输入、设计仿真、设计综合、布局布线和配置。下面逐一介绍。图4-2是FPGA开发的一般流程。(1) 设计输入设计输入主要有两种方式：原理图输入和HDL输入。一般FPGA厂家都同时支持这两种输入方式。原理图设计，虽然直观，但可移植性差，规范度低。所以大多数FPGA工程师采用HDL输入方式。(2) 设计仿真包括功能仿真和时序仿真两种部分。功能仿真忽略了综合和布局布线导致的时延等因素，仅仅从逻辑功能上进行仿真。在功能仿真完成后，还必须通过时序仿真做进一步验证，发现并修正时序问题。(3) 设计综合将HDL语言生成用于布局布线的网表和相应的约束。综合效果直接导致设计的性能和逻辑门的利用效率，许多FPGA开发商都支持第三方综合和仿真工具。(4) 布局布线布局布线工具利用综合生成的网表，在FPGA内部进行布局布线，并且会生成一个可以用于配置的比特流文件，布局布线工具与可编程逻辑器件的工艺及其布线资源密切相关，一般FPGA生产商都会直接提供。(5) 配置将产生的比特流文件通过下载器下载到FPGA内部或FPGA外的配置芯片中。常用的配置模式有主动模式和被动模式。在主动模式下，FPGA上电后自动将配置数据从相应的外部存储器读入到内部的SRAM中，实现内部结构映射。在被动模式下，FPGA作为从属器件，由相应的控制电路或者微处理器提供配置所需的时序，实现配置数据的下载7。4.1.2 硬件描述语言的介绍知道了FPGA的内部构造，用硬件描述语言(HDL)作为高级语言来描述基于FPGA实现的电路来配置FPGA的内部构造。硬件描述语言最初是用于记录硬件状态，随后，这种描述可以用于在通用处理器上进行硬件电路的仿真。将HDL资源转为适合通用处理器处理的形式以模仿其描述的硬件，该过程称之为仿真。仿真被证明是开发硬件并在实际生产之前验证其功能是否正确的非常有效的工具，最后开始综合硬件，即利用硬件描述语言对特定器件自动生成逻辑配置。虽然仿真能提供丰富的构建办法帮助设计者测试分析其设计，但许多构建方法却超出了在硬件上物理实现的能力范围，或是综合为FPGA资源的效率很低。只有几种硬件描述语言能被用于硬件的综合设计。最流行的硬件描述语言为VHDL、Verilog。VHDL表示VHSIC硬件描述语言，可以用来描述数字电路。在仿真中，VHDL源文件会被分析，其行为描述以网表的方式给出。网表是逻辑单元以及它们连接方式的计算机表示形式。逻辑单元通常为AND/OR/NOT逻辑门，或使目标有意义的特定原语集。电路状态由输入流决定，该输入流称为测试向量，既可以手动生成，也可以通过程序/脚本生成。生成测试向量且驱动器器件测试的组件通常称为测试平台8。在VHDL中有两种主要的书写硬件描述的风格或形式。它们都是有效的VHDL代码，但对硬件的建模不一样。这将影响到综合、仿真，以及在某些情况下影响到设计者的生产效率。两种形式为：结构/数据流描述方式是由逻辑单元以及信号描述。数据流是一种结构化描述方式，具有语法支持，使得其更容易表达布尔逻辑。行为描述方式是由一种命令式的语言描述输出如何与输入相关联的进程。第三种风格是将结构式和行为级描述混合起来的一种风格。另一种常用的硬件描述语言是Verilog。Verilog与VHDL有诸多相似之处，它们最初都用来描述硬件电路的设计。Verilog被认为没有VHDL那样繁琐，一般使用起来相对简单，对于熟悉像C+或Java之类命令式编码风格的设计者更是如此。与VHDl相比，Verilog更像是电路的文本表示。设计者使用Verilog仿真电路，这些电路最终会被该语言支撑的硬件综合9。 图4-2 FPGA开发的一般流程在Verilog中有三种主要的书写硬件描述的风格或形式。这些风格都与特定的有效VHDL代码对应，只是其对硬件的建模方式不同。这影响了综合、仿真、甚至有些时候影响到了设计者的生产效率。这些形式的描述如下所示：门级建模电路以逻辑单元进行描述。结构电路以模块进行描述。行为级电路是使用命令式语言描述输出如何跟输入关联。但是还有其他可用的HDL，为了提高生产效率，systemC、handelC以及impulse尝试合并软件系统和硬件系统，来为设计者提供更高级的语言10。下图4-3为本设计所用到的Xilinx FPGA的开发板。图4-3 Xilinx FPGA开发板4.2 软件编程基于ISE的模数混合设计中，最重要的部分就是软件的设计。进行程序设计前，根据系统功能及操作过程列出程序简单的功能流程分析，再对功能块进行划分，根据设计要求用VHDL语言对各个模块进行编程，最后形成顶层文件，在ISE环境下进行编译与仿真，检查所编程序是否运行正确。如果出现错误，需要进行修改，直到完全通过为止。具体模块设计在下面介绍。4.2.1 ISE的介绍ISE具有界面友好、操作简单的特点，再加上Xilinx的FPGA芯片占有很大的市场，使其成为非常通用的FPGA工具软件。ISE作为高效的EDA设计工具集合，与第三方软件扬长避短，使软件功能越来越强大，为用户提供了更加丰富的Xilinx平台。ISE开发流程，包括设计输入、综合、仿真、实现（翻译、映射和布局布线）、编程与配置等。开发流程图如图4-5所示。图4-5 ISE的开发流程图下面分别对每个步骤作简要说明11。设计规划：对设计架构、成本、功能等进行规划、评估。设计输入：主要包括语言和原理图两种输入方式，还包括状态机输入、IP输入方 式等多种辅助输入方式。行为仿真：对源代码设计或者综合后网表文件进行仿真，以验证代码级设计的正确性。综合：综合工具包括第三方的synplify、precision、Xilinx的综合工具XST。XST综合的过程是将HDL设计转换为Xilinx专用的网表文件NGC文件，它包含了逻辑设计数据和约束信息，XST工具将NGC网表文件置于项目目录中，并作为翻译工具NGCBuild的输入。第三方工具综合工具将HDL设计转换为EDIF文件和NCF约束文件。实现：包括翻译、映射和布局布线3个主要过程。翻译：将多个网表文件、约束文件合并后输出一个设计文件NCF。映射：将网表中的逻辑符号转换为相应的物理组件。布局布线：布局、连接组件、提取时序信息到报告中。翻译后仿真：验证翻译后的设计的正确性。映射后仿真:验证映射后的设计的正确性。布局布线后仿真：验证布局布线后的设计的正确性，包