电子抢答器设计与制作第五次实验设计0083075.doc

一、实验目的运用所学知识设计制作一个八路抢答器，使学生掌握数字电路设计的基本方法，巩固他们所学的知识，增强实践能力。二、实验要求使用VHDL或Proteus（软件仿真）或集成芯片（硬件）设计一个八路抢答器，尽量使其具有以下功能：（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。（4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。（5）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。（6）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。三、工作原理1、主要器件：CD4511，数码管，74LS00,74LS10，74LS04，74LS192，NE555 4511CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。这个表显示的数字可以通过数码管显示出来。由于CD4511是一个用于驱动共阴极 LED （数码管）。也就是说a、b、c、d、e、f、g与数码管的a、b、c、d、e、f、g相对应。输出为高电平1时，数码管的相对应的二极管就会亮，所有高电平组合完后，就可以得到我们想的数字。74LS00 四2输入与非门引出端符号 1A4A，1B4B 输入端 1Y4Y 输出端双列直插封装:功能表：输入输出ABY001011101110 74LS10 三3输入与非门引出端符号 1A3A 输入端1B3B 输入端1C3C 输入端1Y4Y 输出端双列直插封装：功能表：输入输出ABCY0101011110 74LS04 六反向器引出端符号 1A6A 输入端 1Y6Y 输出端双列直插封装：逻辑功能： 74LS192 十进制同步加/减计数器（双时钟）逻辑符号：192 为 可 预 置 的 十 进 制 同 步 加 / 减 计 数 器 ， 共 有 54192/74192，54LS192/74LS192 两种线路结构形式。192 的清除端是异步的。当清除端（MR）为高电平时， 不管时钟端（CPD、CPU）状态如何，即可完成清除功能。 192 的预置是异步的。当置入控制端（）为低电平时， 不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据 输入端（P0P3）相一致的状态。 192 的计数是同步的，靠CPD、CPU同时加在 4 个触发器上 而实现。在CPD、CPU上升沿作用下Q0Q3 同时变化，从而消 除了异步计数器中出现的计数尖峰。当进行加计数或减计数时 可分别利用CPD或CPU，此时另一个时钟应为高电平。 当计数上溢出时，进位输出端（）输出一个低电平脉 冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时， 错位输出端（）输出一个低电平脉冲，其宽度为CPD低电 平部分的低电平脉冲。 当把和U分别连接后一级的CPD、CPU，即可进行级联。双列直插封装：引出端符号 错位输出端（低电平有效） 进位输出端（低电平有效） CPD 减计数时钟输入端（上升沿有效） CPU 加计数时钟输入端（上升沿有效） MR 异步清除端 P0P3 并行数据输入端 异步并行置入控制端（低电平有效） Q0Q3 输出端 NE555 NE555的特点有： 1.只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。2.它的操作电源电压范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。3.其输出端的供给电流大，可直接推动多种自动控制的负载。4.它的计时精确度高、温度稳定度佳，且价格便宜。5.静态电流最大值 VCC = 5 V, RL = =6mA VCC =15 V, RL = =15mA NE555引脚位功能配置说明下：Pin 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地。Pin 2 (触发点) -这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3 VCC，下缘须低于1/3 VCC 。Pin 3 (输出) -当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200 mA 。Pin 4 (重置) -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。Pin 5 (控制) -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。Pin 6 (重置锁定) - Pin 6重置锁定并使输出呈低态。当这个接脚的电压从1/3 VCC电压以下移至2/3 VCC以上时启动这个动作。Pin 7 (放电) -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。Pin 8 (V +) -这是555个计时器IC的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。2.总电路图：3分电路分析：（1）八路抢答器部分电路及原理：S0S7按钮分别对应连接CD4511的8421BCD码输入端。S0S7接法如下： 输入端按钮ABCDS01000S10100S21100S30010S411S50110S61110S70001RESET按钮为清零按钮，RESET按钮按下是BI端口为低电平，CD4511复位。锁存部分通过数码管的a, b, c, d, e, f, g 端口高低变化情况进行锁存。但显示数字为2 3 4 5 6 8 时g点电位为高，所以单g出现高电平时CD4511 的LE端为高，CD4511锁定。考虑到初始显示为0是自有g点为低电平，其他端为高电平，以及显示1,与7时数码管各端口的电位情况，选择b端，e端通过与非门接入CD4511的LE端进行锁定。当数码管锁定时蜂鸣器发出提示声（2）时钟脉冲部分：通过NE555组成时钟脉冲方波发生器入上图脉冲周期T为其中输出脉冲的占空比相同各位0.5s（3）30秒倒计时部分：分别通过对U2,U3的D1，D2，D3，D4的初始高低电位设置可以设定两个数码管的初始显示值U2的D1，D2接高电平，D3，D4接低电平左边数码管初始显示3；U3的D1，D2，D3，D4都接低电平右边数码管初始显示0。SW1开关接高电平时数码管开始倒计时每倒计1秒右边蜂鸣器发声0.5秒，当30倒计时完毕时左边蜂鸣器发出持续警报声。通过非门U5A输出的脉冲信号作用于U3的down端，右边数码管从零开始倒计当，每当右边数码管从零变为九是U3的输出一个低脉冲作用于U2的down端使左边数码管显示减一（4）总控制部分如图1.1门电路的作用是为：对抢答成功锁定后以及倒计时为00时使倒计时部分停止倒计时。三与非门U7A的1端接U2的端；2端通过非门连接到CD4511的LE端；3端接NE555的脉冲输出端。当倒计时完毕时U7A的1端为低电平，12端输出高电平，通过非门输出低电平，使74LS192无脉冲信号输入。倒计时数码管显示00。 当抢答部分电路锁定时CD4511的LE端为高电平，通过非门为低电平作用于U7A的2端，12端输出高电平，通过非门输出低电平，使74LS192无脉冲信号输入。倒计时数码管显示数字锁定。图1.1如图1.2门电路的作用是为：当倒计时开关SW1为开启（未打到高电平端）和倒计时结束后尚未有人抢答时抢答部分抢答无效。与非门U9A的1端与74LS192 U2的端相接；2端与倒计时开关SW1相接，3端通过二极管1N4148与CD4511的LE端相连。当倒计时未开时时2端为低电平3端为高，使CD4511的LE恒为高电平，抢答部分被锁定为初始值0，抢答无效；当倒计时结束时U2的端为低电平计即与非门的2端为低，3端变为高电平使CD4511的LE恒为高电平，抢答部分被锁定为初始值0，抢答无效。图1.2四、总结通过仿真软件Proteus软件进行仿真设计的六点要求功能均能实现（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一