数字电子技术课程设计报告纸(交通灯控制器模版).doc

浙江万里学院电子信息学院课程设计报告数字电子技术课程设计报告题 目： 交通灯电路设计学 年： 学 期： 专 业： 班 级： 学 号： 姓 名： 指导教师： 时 间： 年 月 日 年 月 日浙江万里学院电子信息学院目 录1 设计任务与要求12 系统设计总体方案13 各模块电路具体实现23.1 时钟分频模块23.2 十进制减法计数模块33.3 数码管显示及译码模块43.4 交通信号灯电路模块53.5 时序状态控制模块54 设计测试结果75 总结7附录761 设计任务与要求本课题要完成的设计任务与要求如下：用FPGA可编程逻辑器件设计一个十字路口交通信号灯控制电路，满足下列控制要求：1、绿灯亮预设时间为25s，黄灯亮预设时间为5s，红灯亮预设时间为30s；2、预设时间通过数码管显示倒计时时间；3、东西方向和南北方向的信号灯能自动按绿灯黄灯红灯循环显示。2 系统设计总体方案分频模块控制模块计数模块显示模块根据设计任务与要求，交通灯控制器系统主要有分频模块、控制模块、计数模块、显示模块。等电路模块组成，其系统组成框图如图1所示。图1 交通灯控制器系统设计组成框图各模块电路设计的主要思路和具体方案如下：（1）分频器模块：用CD4060产生2Hz，用JK触发器转化成1Hz的型号，也可以用555电路产出1Hz的信号；（2）控制模块：用译码器、触发器、计数器和门电路来设计；（3）计数模块：用74LS192构成十进制两位数的计数电路；（4）显示模块：CD4511或7448译码器，用共阴极的数码管；74LS247或7447译码器，用共阳极的数码管；东西方向和南北方向信号灯亮灭的规律，进行分组连接，以减少控制信号线，把东西方向的红、黄、绿灯连成一组，南北方向的红、黄、绿灯连成一组。3 各模块电路具体实现3.1 时钟分频模块方案一。根据整个系统中各模块电路的需求，本模块主要实现将EDA实验板上50MHz晶振产生的时钟脉冲经过分频得到1Hz的时钟信号，考虑到应用触发器或计数器来设计，电路实现比较困难和繁琐，因此选择应用Verilog硬件描述语言来设计设计本模块电路，具体程序如下：module clk_div(CLK_in,CLK_out); input CLK_in; output CLK_out; reg CLK_out; reg25:0 temp; always (posedge CLK_in) begin if(temp=25000000) begin temp=0; CLK_out= CLK_out; end else temp=temp+1; end endmodule经过QuartusII软件编译综合后，电路的模块图如图2所示。图2 时钟分频模块电路图方案二。要获得1Hz的时钟脉冲，还可以应用EDA实验板上32.768K晶振产生的脉冲信号经过CD4060分频。在实验板上已有4Hz的脉冲信号。将4Hz的脉冲信号转化成1Hz，可以应用T触发器来分频，具体电路如图3。图3 由T触发器构成的时钟分频电路图3.2 十进制减法计数模块方案一。用74192来设计，减数到时器。十进制可逆计数器74HC192是同步可预置四位计数器，其功能有加减法计数。图4 74192设计的减法计数器电路图方案二。应用Verilog HDL硬件描述语言来设计。源程序如下：module jian_ji_shu(clk,LD,a,q,BoN);input clk,LD;input3:0 a;output3:0 q;output BoN;reg3:0 q;reg BoN;always (posedge clk or negedge LD)begin if(LD)beginq=a;BoN=1;endelse if(q0)beginq=q-1;if(q=0) BoN=0;else BoN=1;endelse if(q=0)beginq=9;BoN=1;endendendmodule模块如图5：3.3 数码管显示及译码模块根据共阴极数码管，本模块电路选用CD4511，具体电路原理图如图5所示。图5 倒计时显示译码模块电路图3.4 交通信号灯电路模块本模块是整个系统的控制对象，也是系统设计的一个重要组成部分。根据实际十字路口东西方向和南北方向信号灯亮灭的规律，具体电路图如图6所示。 图6 十字路口交通信号灯电路示意图3.5 时序状态控制模块开始红灯25s黄灯5s绿灯25s黄灯5s根据实际十字路口交通灯运行情况，本模块要实现把东西方向的红、黄、绿灯连成一组，南北方向的红、黄、绿灯连成一组，由于东西方向和南北方向信号灯亮灭的规律，所以需要四个状态的逻辑，具体流程图如图7所示。图7 交通灯控制时序流程图源程序：module control(clk,date,JSin,LD,YS,LED);input clk; input7:0 date;input7:0 JSin;output LD;output7:0 YS;output9:0 LED;reg LD;reg7:0 YS;reg9:0 LED;reg1:0 state;always (negedge clk)beginif(JSin=0) LD=0;else LD=1;endalways (negedge LD)beginstate=state+1;case(state)0:begin YS=b00010101;LED=b1000011001; end1:begin YS=b00000011;LED=b0100011001; end2:begin YS=b00010010;LED=b0011000110; end3:begin YS=b00000011;LED=b0010100110; endendcaseendendmodule模块电路图： 4 设计测试结果 软件下载之前现将实验板接通电源，并通过Altera USB-Blaster下载器将实验板的JTAG接口连接到计算机。一般情况下，计算机会自动搜索和安装USB下载器的驱动程序。等驱动安装完成后，点击Quartusll软件常用工具栏上的按钮，打开下载界面，点击Start按钮即可完成下载。5 总结