计算机组成原理试卷及答案

一、选择题1. 假定下列字符码中有奇偶校验位，但没有数据错误， 采用偶校校验的字符码是 。a11001011b11010110c11000001d110010012. 8 位定点字长的字， 采用 2 的补码表示时， 一个字所能表示的整数范围是 。a.128+127b.127+127c.129+128d.-128 +1283. 下面浮点运算器的描述中正确的句子是： 。a) 浮点运算器可用阶码部件和尾数部件实现b) 阶码部件可实现加、减、乘、除四种运算c) 阶码部件只进行阶码相加、相减和比较操作d) 尾数部件只进行乘法和减法运算4. 某计算机字长16 位，它的存贮容量是64kb ，若按字编址，那么它的寻址范围是 a. 64kb. 32kc. 64kbd. 32 kb5. 双端口存储器在 情况下会发生读 /写冲突。a) 左端口与右端口的地址码不同b) 左端口与右端口的地址码相同c) 左端口与右端口的数据码不同d) 左端口与右端口的数据码相同-可编辑修改 -6. 寄存器间接寻址方式中，操作数处在 。a. 通用寄存器b. 主存单元c.程序计数器d.堆栈7. 微程序控制器中，机器指令与微指令的关系是 。a) 每一条机器指令由一条微指令来执行b) 每一条机器指令由一段微指令编写的微程序来解释执行c) 每一条机器指令组成的程序可由一条微指令来执行d) 一条微指令由若干条机器指令组8. 按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 。a) 全串行运算的乘法器b) 全并行运算的乘法器c) 串并行运算的乘法器d)并串型运算的乘法器9. 由于 cpu 内部的操作速度较快，而cpu 访问一次主存所花的时间较长，因此机器周期通常用 来规定。a) 主存中读取一个指令字的最短时间b) 主存中读取一个数据字的最长时间c) 主存中写入一个数据字的平均时间d) 主存中读取一个数据字的平均时间10. 程序控制类指令的功能是 。a 进行算术运算和逻辑运算b 进行主存与 cpu 之间的数据传送c 进行 cpu 和 i / o 设备之间的数据传送d 改变程序执行顺序11. 从器件角度看， 计算机经历了四代变化。 但从系统结构看， 至今绝大多数计算机仍属于 型计算机。a.并行b. 冯.诺依曼c.智能d.实时处理12. 关运算器的描述， 是正确的。a.只做加法b.只做算术运算c.既做算术运算又做逻辑运算d.只做逻辑运算13. 下列数中最小的数是 。a.（100101 ）2b.（ 50）8c.（100010 ）bcdd.（625 ）1614. 4 表示法主要用于表示浮点数中的阶码。a.原码b.补码c. 反码d.移码15. 长 32 位，其中 1 位符号位，31 位表示尾数。若用定点小数表示，则最大正小数为 。a+（1 2-32）b+（1 2-31）c2-32d2-3116. 储器是计算机系统中的记忆设备，它主要用来 。a.存放数据b.存放程序c. 存放微程序d.存放数据和程序17. 以下四种类型指令中，执行时间最长的是 。a.rr 型指令b.rs 型指令c.ss 型指令d.程序控制指令18. 单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采用 寻址方式。a.堆栈b. 立即c.隐含d. 间接19. 某计算机字长 32 位，其存储容量为 4mb ，若按半字编址，它的寻址范围是 。a4mbb2mbc2md1m20. 贮器和 cpu 之间增加 cache 的目的是 。a 解决 cpu 和主存之间的速度匹配问题b 扩大主存贮器容量c 扩大 cpu 中通用寄存器的数量d 既扩大主存贮器容量，又扩大cpu 中通用寄存器的数量二、填空题1.(26)10(63)16(135) 8 的值用十进制表示为a 。2. cache 是一种 a 存储器，是为了解决cpu 和 b 之间 c 上不匹配而采用的一项重要硬件技术。3. 选择型 dma 控制器在物理上可以连接a 个设备，在逻辑上只允许连接 b 个设备，适合连接c 设备。4. 指令格式是指指令用a 表示的结构形式， 通常由 b 字段和 c 字段组成。5. dma 和 cpu 分时使用内存的三种方式是： a ，b ，c 。6. 若浮点数格式中介码的基数已定，尾数用规格化表示， 浮点数的表示范围取决于 a 的位数，精度取决于b 的位数。7. 指令格式中， 操作码字段表征指令的a ，地址码字段指示b 。8. 模 4 交叉存储器是一种a 存储器，它有 b 个存储模块，每个模块有它自己的地址存储器，和c 寄存器。9. 按 ieee754标准，一个浮点数由 ，阶码 e ，尾数 m三部分组成。其中阶码e的值等于指数的 加上一个固定 。10. 储器的技术指标有 ， ， ，和存储器带宽。11. 指令操作码字段表征指令的 ，而地址码字段指示 。12. 一个定点数由 和两部分组成。根据小数点位置不同，定点数有 和纯整数之分。13. 对存储器的要求是 ， ，。为了解决这三方面的矛盾计算机采用多级存储体系结构。14. 当今的cpu芯片除了包括定点运算器和控制器外，还包括 ， 运算器和 管理等部件。15. risc指令系统的最大特点是： ； ; 种类少。只有取数 /存数指令访问存储器。三、计算题1已知x= -0.1010, y= +0.1111,用补码并行乘法或布斯算法求x*y 补的积，并求出x*y的积的真值。（提示：要求先写出 x、y的补码形式，然后进行补码并行乘法或布斯算法的计算）2已知四位信息码为1110 ，设计可纠一位错的海明码。在传送此海明校验码的过程中，接收方收到数据后，进行检查结果s1=101 ，说明什么问题？如何处理？s3 s23.设有两个浮点数n1 = 2 j1 s1 , n 2 = 2 j2 s2,其中阶码 2 位，阶符 1 位， 尾数四位，数符一位。设 ：j1 = (-10 ) 2 ,s 1 = ( +0.1001) 2j2 = (+10 ) 2 ,s 2 = ( +0.1011) 2求：n1 n2 ，写出运算步骤及结果，积的尾数占4 位，要规格化结果，用原码阵列乘法器求尾数之积。4.已知 x = - 0.01111，y = +0.11001 ， 求 x 补， -x 补， y 补， -y 补，x + y =？ ， x y =？5.已知 x = - 0.01111，y = +0.11001 ， 求 x 补， -x 补， y 补， -y 补，x + y =？ ， x y =？四、简答题1、简述一下中断响应的条件。2、某指令系统指令长度固定长度12 位，操作码部分长4 位。试提出一种分配方案，使指令系统有 12 条二地址指令， 45 条单地址指令和200 条零地址指令。3. 计算机中的存储系统通常采用高速缓存（cache ），其中cache和主存之间的映射关系有哪三种？这三种映射中哪种映射实现所需要硬件电路最少？它的缺点是什么？4. 某指令系统指令长度固定长度12 位，操作码部分长4 位。有人提出一种分配方案，使指令系统有 12 条二地址指令， 56 条单地址指令和 200 条零地址指令。此方案能否成功？如果成功写出各种指令的操作码范围， 如果不成功说明原因。五、综合题1、指令格式如下所示，op 为操作码字段，试分析指令格式特点。312622181716150op源寄存器变址寄存器偏移量2、某机器中，已知配有一个地址空间为(0000 1fff) 16 的 rom 区域，现在用一个 sram 芯片（8k 8 位）形成一个 16k 16 位的 rom 区域，起始地址为（ 2000 ）16。假设 sram 芯片有 cs 和 we 控制端， cpu 地址总线 a 15 a0，数（ 1）满足已知条件的存储器，画出地址译码方案。（ 2）画出 rom 与 ram 同 cpu 连接图。3、某计算机的数据通路如图2 所示，其中 m 主存， mbr 主存数据寄存器，mar 主存地址寄存器，r0-r3 通用寄存器，ir指令寄存器，pc程序计数器（具有自增能力） ， c、d- 暂存器，alu 算术逻辑单元（此处做加法器看待）， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“add（r1 ），（ r2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器r1 中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。据总线为 d15 d0，控制信号为 r / w（读 / 写），mreq （当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：4、已知某种 ram 芯片规格为 4k*4 ，请用此芯片构成一个8k*8 的存储器。画出存储器与 cpu 的连线，门电路自选。如果此存储器的首地址为1000h ，那么此存储器最后一个存储单元的地址为多少？5、某计算机有如下部件：alu ，移位器，主存m，主存数据寄存器mdr ，主存地址寄存器 mar ，指令寄存器ir，通用寄存器r0 r 3，暂存器 c 和 d。（1） ）请将各逻辑部件组成一个数据通路，并标明数据流向。（2） ）画出“add r 1 ，（ r2）”指令的指令周期流程图，指令功能是（r1）+移位器（ r2 ）r1 。irpcr0r1mdrmcr2dr3mar6、运算器结构如下图所示，r1 ， r2，r3是三个寄存器， a 和 b 是两个三选一的多路开关，通路的选择由 as 0 ,as 1 和 bs 0 ， bs1 端控制，例如 bs 0bs 1 = 11 时，选择 r3 ， bs0 bs 1 = 01 时，选择 r1， alu 是算术 / 逻辑单元。 s1s2 为它的两个操作控制端。其功能如下：s1s2 = 00 时 ， alu 输 出 = a s1s2 = 01 时， alu 输出 = a + b请设计控制运算器通路的水平微指令格式。s1s2 = 10 时， alu 输出 = a b s1s2 = 11 时， alu 输出 = a b练习题参考答案： 一、选择二、填空三、计算1、解： x 补 1 0110 ，（ 1 分）y 补= 0 1111 ，将数据x=(1) 0110y=(0) 1111 ，送入并行补码乘法电路(1) 0110(0) 1111(1)0110(1)0110(1)0110(1)0110(0)(0)(0)(0)(0)+(1) 01101010x*y 补 = 1 01101010 x*y = - 0 100101102、解： 因为x+y+1 2y，x=4所以y3111110101100011010001000b4b3b2p3b1p2p1p3= b4b3 b2= 1 11= 1p2= b4b3 b1= 1 10= 0p1= b4b2 b1= 1 10= 0得到海明校验码：1 1 1 1 0 0 0如果接收方检查结果为s3 s2 s1 =101，说明在传递过程中校验位b2 出错，将其取反即可。3、解：（ 1）浮点乘法规则：n 1 n 2 =（ 2 j1 s 1） （ 2 j2 s2） =2 （j1 +j2 ） （s 1s2）（ 2）码求和：j 1 + j 2 = 0（ 3） 尾数相乘：被乘数 s 1=0.1001 ，令乘数 s2 = 0.1011 ，尾数绝对值相乘得积的绝对值，积的符号位=0 0 = 0 。按无符号阵乘法器运算得：n1 n 2 = 2 0 0.01100011（ 4 ）尾数规格化、舍入（尾数四位）n 1 n 2 =（ + 0.01100011） 2 = （ +0.1100 ） 22（ -01 ） 24、解： x 原= 1.01111 x 补 = 1.10001所 以 ： -x 补 = 0.01111 y 原= 0.11001 y 补= 0.11001所以： -y 补= 1.00111 x 补11.10001 x 补11.10001+ y 补00.11001+ -y 补11.00111 x + y 补00.01010 x - y 补10.11000所以：x + y = +0.01010因为符号位相异，结果发生溢出5、解：设最高位为符号位，输入数据为 x 原 = 01111 y原 = 11101 因符号位单独考虑，尾数算前求补器输出值为： |x| = 1111, |y| = 1101 乘积符号位运算： x 0 y0 = 0 1 =1尾数部分运算：1 1 1 11101111100001111111111000011经算后求补器输出，加上乘积符号位，得原码乘积值xy原 = 111000011换算成二进制真值x y = (-11000011)2 = (-195)10十进制数乘法验证：xy = 15 (-13) = -195四、简答1、答：有中断请求信号发生且该中断请求未被屏蔽cpu 处于开中断状态没有更重要的事要处理（没有优先级更高的中断请求或工作）cpu 刚刚执行的指令不是停机指令在一条指令结束时响应2、答：0000 1011 ：二地址指令11000000 11101100 ：单地址指令111011010000 111110010111 ：零地址指令3、 答：全相联映射、直接映射、组相联映射。其中直接映射所需电路最少，但是操作过程中 cache 与主存数据替换过程中冲突率最高，是它的缺点。4、 答：不成功，因为如果保证有12 条二地址指令，56 条单地址指令，那么最多还可以分配 128 条零地址指令。0000 1011 ：二地址指令11000000 11110111 ：单地址指令111110000000 111111111111：零地址指令五、综合1、解：（ 1 ）操作码字段为6 位，可指定26 = 64 种操作，即64 条指令。（ 2 ）单字长（ 32 ）二地址指令。（ 3 ）一个操作数在源寄存器（共16 个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定） ，所以是rs 型指令。2、解：存储器地址空间分布如图1 所示，分三组，每组8k 16 位。由此可得存储器方案要点如下：（1） ）组内地址： a 12 a 0 （ a0 为低位）；（2） ）组号译码使用2： 4 译码器；（3） ）ram 1，ram 2 各用两片sram芯片位进行并联连接，其中一片组成高8位，另一片组成低8 位。（4） ）用 mreq作为 2 ：4 译码器使能控制端，该信号低电平（有效）时，译码器工作。（5） ）cpu 的 r / w信 号与 sram 的 we 端连接，当r / w = 1时存储器执行读操作，当 r / w = 0时，存储器执行写操作。如图 2图 1c图 23、解：“add（r1 ），（ r2 ）