单片机综合设计实验装置使用说明书.doc

第一章 单片机/ISP综合设计实验装置简介1.1 概述由于计算机科学和电路集成技术的迅猛发展，电子系统日趋数字化、复杂化和大规模集成化，且电子系统设计原理和大型软件设计的原理极为接近。这些都要求电子类专业的教学重点应由传统的基础功能模块设计转向对大规模复杂系统的分析和管理，加强对学生系统概念的培养。电子信息系列实验装置便是为了满足这种需要而开始研发的。它包含有电子技术实验装置，计算机组成/网际服务实验装置，微机系统与接口实验装置及单片机/ISP综合设计实验装置。该系列实验装置提供了集演示、验证和综合设计的新一代教学平台，并按照教学大纲的要求配置了实验项目和实验内容，此外，用户还可根据自己的需要安排实验内容，发挥创造性才能。单片机技术是一门很实用的技术，单片机在工业控制中独占鳌头，故又称为微控制器。迄今为止，8位单片机仍占有单片机市场的60以上份额，促进了8位单片机朝着高性能和多功能化方向发展。随着CPLD技术的不断发展，也越来越被广大设计人员重视、应用。单片机/ISP综合设计实验装置实质上是构建了一个以CPLD/FPGA和MCU为中心，能与微机子系统进行通信的综合设计实验平台，它采用的是CPLD/FPGA和MCU双系统核心架构，再与外围设备通过总线方式连接起来。可以完成有关单片机，微机接口，逻辑设计等众多实验，可作为“计算机结构与逻辑设计”，“单片机原理与应用”，“在系统编程技术”，“VHDL设计”,“微型计算机测控技术”和“电子系统综合设计”等课程的综合实验装置。该实验装置在教学实践中的应用，为提高学生的动手能力，加深学生对单片机、CPLD/FPGA技术的理解提供了良好的实验平台，为以后电子系统设计开发打下坚实的基础。除具有单片机，CPLD/FPGA双系统核心构架外，提供了极其丰富的功能单元电路，如A/D、D/A、RTC及通讯接口等，并可根据学生应用的需要方便地扩展其它电路，使其完全能够做出具有复杂性和创造性的综合性实验，另外配置的一些工具模块也能为学生做实验提供方便。1.2 实验装置的特点EEEC-030B型单片机/ISP综合设计实验装置的主要特点如下：u CPLD/FPGA和MCU双系统架构该系统既能单独作为CPLD/FPGA实验系统或单片机实验系统使用，更能同时使用MCU和CPLD/FPGA系统以充分满足不同类型,不同规模系统设计的需要。适应了当今系统设计的潮流，使该系统功能更加完善。u 主板与单片机模块、可编程模块分离的设计用户可以选择不同厂家、不同型号、不同规模的单片机及可编程芯片构成所需的单片机模块及可编程模块，既适应了不同院校的教学需要，也使系统的功能和规模扩展变的更为容易。u 通过CPLD管理整个单片机系统通过CPLD扩充单片机的端口，单片机的所有功能管脚都与CPLD相连接，而且地址线通过CPLD进行译码，所有的外部设备通过CPLD与单片机组成一个灵活的系统，当需要的时候可以通过改变CPLD内部的设计来完成对系统的重组。u 应用功能强大的ADuC831单片机ADuC831其内部集成了完整的8052内核，8通道的12位ADC，两通道12位的电压输出DAC，除了8052的256字节随机存取储存器外，还有2K字节的随机存取储存器，4KB的闪光数据存储器，62KB的闪光程序存储器。片内集成的外围设备还有UART、I2C和SPI串行通讯口，看门狗定时器和电源监视器等。u 无需仿真器的在线调试传统的单片机系统只能通过仿真器来进行调试，然后还要编程器将程序固化到芯片内，而ADuC831单片机可以通过UART串行通讯口进行在线调试，避免了用仿真器时的弊端，相比较优点如下：一，实时性，当用仿真器时，时钟是由仿真器模拟的，与真实的时序之间存在差异，这也是导致一些程序用仿真器调试通过，下载到芯片上就无法正常运行的原因，AduC831调试的时钟直接由晶振产生，做到了调试运行的实时性；二,真实性，用仿真器时，它是通过模拟单片机的资源进行调试的，而AduC831在线调试时是应用了单片机的真实资源，这样整个调试结果与单片机真实运行时的结果完全一致。u 超大容量可自组态的存储空间通过扩展24根地址线寻址空间可达到16MB。AduC831片内有62KB的闪光程序储存器，4KB的闪光数据储存器，2K字节的随机存取储存器；外部提供128KB的闪光程序储存器，另外还有128KB的SRAM作为数据储存器。当需要的时候还可以通过可编程模块将连接到CPLD/FPGA上的128KB的SRAM组态应用。u 丰富的接口资源实验装置上提供了多样的接口，RS232串行通信接口，RS485工业标准串行通信接口，CAN网络通信接口。u 具有功能扩展接口实验装置上备有地址总线、数据总线、控制总线及地址译码输出接口，便于用户进行功能自行扩展。u 完善的保护电路对实验系统提供了多方位的安全保护：人员安全的保护，不论实验装置在正常工作或故障状态下，不会危及操作或维护人员的人身安全；误操作的保护，不会因为误操作而导致实验装置损坏；电源的过流保护，装置因短路等故障过流时，自动切断电源；电源的过压保护，电源电压过高或欠压时，将自动切断实验装置电源。1.3 实验装置的结构和功能模块单片机/ISP综合设计实验装置系统框图如图11所示：图1-1 单片机/ISP综合设计实验装置系统框图实验系统主板：（标准配置）微控制器：ADuC831/AT89S52/C8051F020用户可根据需要选配1片控制芯片：XC9510810PC84C系统接口芯片1片存储器：静态随机存储器628128128K8 SRAM用于扩展单片机1片闪速存储器AT29C010128K8 用于扩展单片机1片静态随机存储器628128128K8 SRAM用于扩展FPGA1片A/D转换器：TLC5510单通道8位，与CPU/FPGA连接1片D/A转换器：TLC75282路8位，与CPU/FPGA连接1片通讯口：RS-232标准串行总线接口串行接口1个RS-485标准串行总线接口串行接口1个CAN通信接口网络接口1个I2C总线接口总线接口1个系统时钟：32.768KHz12MHz标准时钟有源晶振6个可调脉冲序列发生器由555振荡器构成，频率和脉冲个数可调的序列发生电路1个单脉钟输出加消抖后按键提供的单个脉冲1个脉冲沿输出提供脉冲上升/下降沿1个显示：发光二极管8只高亮度贴片与CPU连接8只发光二极管8只高亮度贴片与FPGA连接8只7段数码管采用静态显示方式4只7段数码管采用动态显示方式8只LCD液晶显示图形点阵LCD12864模块1片键盘：44矩阵键盘行列式结构，贴片按键1组开关：拨动开关提供逻辑1和08只按钮提供逻辑1和08只十六进制拨码盘提供015 四位二进制码4只电源：输入电压：220V（15）50HZ提供过压、欠压和过流保护的5V开关电源，电压波动范围为4.6V5.3V输出电压：12V，12V，5V其他：可调电位器可输出05VDC1个参考电源输出2.5VDC1个逻辑测试仪可测量逻辑电平、高阻和脉冲1支电压表头（3位半显示）测量电压的范围：20V1组尺寸：280380mmFPGA/CPLD可编程模块：（标准配置）主芯片：可编程芯片FPGA/CPLD实验装置的核心部件，用户可根据需要选择不同型号的可编程器件（标准配置为EP1C6Q240C8）1片通讯口：25针标准并口插座通过标准并口连接线与计算机打印接口相连，实现可编程器件的下载配置1个下载电缆：标准并口线两端皆为并口插头的扁平电缆1根系统时钟：50MHz时钟有源晶振，使用时由下载板跳线器选择，提供时钟信号到可编程芯片的CLK1端1个尺寸：120130mm1.4 试验装置的安装与配置1. 单片机/ISP综合设计实验箱一台2. CPU模块一块（可选）3. FPGA/CPLD可编程模块一块（可选）4. DB25标准并口下载电缆一根5. 电源线一根6. DB9在线调试线一根7. 电压表笔一支8. 实验指导书一份9. 塑封使用摘要一张第二章 单片机/ISP综合设计实验平台功能模块介绍图21单片机/ISP综合设计实验装置主板实物图单片机/ISP综合设计实验装置主要由四大块组成即单片机模块，可编程模块，输入输出功能扩展模块和基本工具模块，其中单片机模块包含有ADuC831单片机，CPLD（XC95108），存储器（Flash，SRAM）；可编程模块包含有下载板，存储器（SRAM），按钮，LED以及拨码盘；输入输出功能扩展模块包含有通信接口，小键盘, 拔动开关，LCD,LED,数码管，A/D,D/A；基本工具模块有电源保护电路，脉冲发生器和逻辑状态显示模块，电压表头，可调电压输出及参考电源等。可以满足用户从最基本的单片机系统实验，CPLD/FPGA实验，到较复杂的数字系统实验,综合设计实验的设计和验证工作。本章将逐一介绍各模块的工作原理和使用方法。2.1 单片机模块2.1.1 ADuC831单片机2.1.1.1概述u 主要性能特点ADuC831是全集成的12位数据采集系统。它在单个芯片内，把高性能8位MCU(兼容8052)，可重复编程的非易失性闪光程序存储器,高性能的自校准多通道ADC和2个12位DAC等融于一体。芯片融合了所有的从属功能以完全支持可编程数据采集核心。这些从属功能包括用户闪光存储器，监视定时器(WDT),电源监视器(PSM)和多种符合工业标准的并行,串行接口。MCU内核和模拟转换器二者均有正常，空闲及掉电工作模式，提供了适合于低功率应用的,灵活的电源管理方案。u 主要功能电源5V电压工作；正常,空闲和掉电模式。片内外围设备UART异步通讯串行接口，I2C串行接口和SPI串行接口，看门狗定时器，电源监视器。与8052兼容内核12MHz额定工作频率（最大16MHz）、3个16位定时/计数器、32条可编程的I/O线、大电流驱动能力(P3)、11个中断源、2个优先级。存储器：62KB片内FLASH/EE程序存储器，4KB片内FLASH/EE数据存储器，256字节片内RAM及2KB片内扩展XRAM，16MB外部数据地址空间，64KB外部程序地址空间。模拟I/O： 8通道12位ADC，片内40ppm/电压基准，每秒247KSPS高速抽样，可实现，高速ADC至RAM的DMA控制器，2路12位电压输出DAC，片内温度传感器及2路PWM输出。u 功能方块图图22 ADuC831功能框图u 引脚排列图23 ADuC831引脚图2.1.1.2 AuC831单片机存储器空间和所有8052兼容器件一样，ADuC831程序存储器和数据存储器有独立的寻址空间。附加的4KB FLASH数据存储器供用户使用，可通过一组映射在特殊功能寄存器SFR范围的控制寄存器间接访问。SFR映射到内部数据存储空间的高128字节，仅通过直接寻址来访问（地址为X0H或X8H的SFR可位寻址），并提供CPU和所有片上外设间的接口。256字节的内部数据存储器为用户提供了灵活、高效的数据存储空间，具有直接寻址、间接寻址及位寻址等多种寻址方式。片上扩展的2KB数据XRAM，可通过设置11位堆栈指针作为堆栈使用，余下的空间可作为片外数据存储器使用。如不需要使用此空间作为堆栈，则可以全部作为外部数据存储器使用，占用外部数据存储空间的低2KB空间。u 片内闪光程序存储器ADuC831可寻址62k程序存储器空间。当引脚接高电平时，片内FLASH程序存储器用于存放用户程序代码，当引脚接低电平时，使用片外程序存储器存放用户程序代码。u 串行下载（在线编程）ADuC831内嵌有下载/调试内核，可以通过UART异步通讯串行接口实现串行程序代码下载/调试。若引脚通过外部电阻接地，系统上电时自动进入串行下载/调试模式，否则为正常运行状态。u 片内FLASH数据存储器控制和配置用户FLASH/EE数据存储阵列有4K字节，被配置成1024（00H到页3FFH）页，每页4字节。和其它用户外围设备一样，通过映射在SFR空间的一组寄存器与此存储空间相接。四个数据寄存器组（EDATA1-4）用于保存刚被访问的4字节页数据。EADRH/EADRL用于保存被访问页的地址。ECON是一个8位控制寄存器，它可以允许用户读、写、擦除或校验4KBFLASH/EE数据存储器或56KBFLASH/EE程序存储器，见表1。表1命令字节命令模式01H页读命令。读EADRH/EADRL指向的页地址内的4个存储单元的内容至EDATA1-4。02H页写命令。把EDATA1-4写入EADRH/EADRL指向的页地址内的4个存储单元。注意：这4个存储单元必须预擦除。03H保留命令。04H校验命令。允许用户校验EDATA1-4中的数据是否包含在EADRH/EADRL指向的页地址。若校验有效，后续的ECON SFR 读操作将读出“0”，读出的非“0”值表示无效校验。05H页擦除命令。擦除EADRH/ EADRL指向的页地址内的4个字节。06H全部擦除命令。擦除整个4K字节的FLASH/EE数据存储器。81H字节读命令。读EADRH/EADRL指向的字节地址内的一个存储单元的内容至EDATA1。82H字节写命令。把EDATA1写入EADRH/EADRL指向的字节地址内的存储单元。FLASH/EE擦除和编程定时典型编程/擦除时间擦除全部阵列(4K字节) 2ms擦除单个页(4字节) 2ms编程页(4字节) 380s读取页(4字节) 5个机器周期内校验页(4字节)5个机器周期内读取1字节3个机器周期内写1字节200sFLASH/EE数据存储器编程实例FLASH/EE数据存储器的典型编程包括：1 用EADRH/EADRL设置页地址2 把要编程数据写入EDATA1-43 把合适的命令字写入ECONSFR举例：MOV EADRH,#00H MOV EADRL,#03H ；设置页地址指针MOV ECON,#01H ；读页命令，备份原来的数据MOV EDATA2,#0F3H ；写入新字节MOV ECON,#O5H ；擦除页命令MOV ECON,#02H ；编程页命令MOVECON,#04H；校验命令MOVA,ECON；若读取值为0正确JNZERROR2.1.1.3 ADuC831单片机接口资源u 并行I/O接口P0：当作为通用的I/O口时，P0口的引脚以“开漏”的方式输出，所以必需外加上拉电阻。当作为外部程序或数据存储器的数据/地址总线时，内部控制信号为高电平，P0口的引脚可以在数据/地址总线的作用下实现上拉，不需要外加上拉电阻。lP1：l主要作为模拟输入口使用，在P1口相应的SFR上写0可以把P1口设置为数字输入口。lP2：具有内部的上拉功能，可作为准双向口（用作输入时引脚被拉成高电平）使用。作为外部程序或数据存储器的高地址总线。lP3：具有内部的上拉功能，可作为准双向口（用作输入时引脚被拉成高电平）使用。作为专用功能引脚，相应的口锁存器必须为1状态。u 定时器/计数器性能：3个16位定时器/计数器工作方式为定时，计数，波特率发生器。控制和状态寄存器：模式控制寄存器TMOD，控制寄存器TCON，T2控制寄存器T2CON。定时器/计数器0或1工作方式0：13位计数器图24定时器/计数器0或1工作方式0定时器/计数器0或1工作方式1：16位计数器除了定时器的寄存器为16外，方式1与方式0相同。定时器/计数器0或1工作方式2：8位自动重装载图25定时器/计数器0或1工作方式2定时器/计数器0工作方式3：2个8位计数器图26定时器/计数器0工作方式3定时器/计数器2：16位自动重装方式选择重装方式：CP/RL20。重装条件：1.当TH2和TL2溢出时，2.当EXEN21且T2EX发生负跳变。图27定时器/计数器2自动重装方式定时器/计数器2：16位捕捉方式选择捕捉方式：CP/RL21。捕捉条件：当EXEN21且T2EX发生负跳变。图28定时器/计数器2捕捉方式定时器/计数器2：波特率工作方式波特率产生器方式由位RCLK1或TCLK1选择，它将与串行口一起描述。图29定时器/计数器2波特率工作方式u 看门狗定时器性能特点由于看门狗定时器的振荡器独立于CPU的振荡器，无论CPU的振荡器因何失灵，只要看门狗定时器被启动，溢出后总能使CPU可靠复位。溢出时间设定范围15.6ms2000ms。用途因编程不完善、电气噪声或电磁干扰等原因使程序进入无序运行状态时，Watchdog定时溢出使CPU复位，使程序自动纳入正规。启动与定时控制（控制和状态寄存器WDCON）D7D6D5D4D3D2D1D0PRE3PRE2PRE1PRE0WDIRWDSWDEWDWRPRE3、PRE2、PRE1、PRE0：溢出时间设置位。可设置15.6ms2000ms看门狗溢出时间。WDIR1：看门狗定时器中断响应使能位。如果用户对该位置位将产生一个中断响应而不是系统复位。WDS：看门狗定时器的状态位。WDS=1，说明看门狗为溢出状态。WDE：看门狗定时器的使能位。WDE=1，启动看门狗定时器，WDE=0，关闭看门狗定时器。程序正常运行时，必须在溢出时间内刷新WDE位。WDWR：看门狗定时器写使能位。要对WDCON SFR写入数据必须先对该位设置为1。应用举例 设定监视器的工作时间间隔为2000ms，可参考下面程序：CLREA；当写WDT时禁止中断SETB WDWR；允许写WDCONMOVWDCON,#72H；使能WTD2秒溢出SETBEA；再开中断模拟接口ADCADuC831中集成了一个快速8通道的12位A/D转换器，为用户提供了多通道多路转换器、采样/保持、片内基准及校准特性。所有部件很容易通过3个寄存器接口配置。该ADC是基于电容DAC的常规逐次逼近转换器组成。片上提供一个高精度低偏移的工厂校准的2.5V基准电压。也可接入外部Vref，外部基准电压应在2.3VAVDD范围内。模拟电压输入范围从0Vref。ADC的内部等效电路SW1,SW2在采样阶段置于TRACK位置；转换阶段置于HOLD位置图210图210 ADC的内部等效电路ADC使用外部基准电源应当在Vref 与AGND之间连接0.1uF的电容，上电时Vref保持掉电状态，ADC使能位置位有效图211图211 ADC使用外部基准电源ADC使用内部基准电源上电时Vref保持掉电状态，ADC使能位置位有效,应当在Vref与AGND之间连接0.1uF的电容图212图212 ADC使用内部基准电源ADC的输入驱动由于通道转换时，32pF取样电容器上驻留的电荷会产生瞬间的冲击，应采取措施消除。推荐的输入驱动电路:图213图213 ADC输入驱动电路ADC操作寄存器ADCCON1控制寄存器控制ADC工作方式、外部参考电压、采样周期及触发选择。各位功能见表2。D7D6D5D4D3D2D1D0MD1EXT_REFCK1CK0AQ1AQ0T2CEXC表2ADCCON1控制寄存器各位功能位名称功能描述ADCCON1.7MD1ADC工作方式选择位。置1选择ADC上电，清0选择ADC掉电。ADCCON1.6EXT_REF外部参考电压选择位。清0选择内部参考电压。ADCCON1.5CK1主时钟分频比选择位（CK1，CK0）。ADC转换时钟要在400KHz4.5MHz范围才能保证正常转换。详细说明见表3。ADCCON1.4CK0ADCCON1.3AQ1ADC采集时钟数选择位。1次A/D转换需要16个ADC时钟加上所选数目的采集时钟。详细说明见表4。ADCCON1.2AQ0ADCCON1.1T2C选择定时器2 溢出位用作A/D转换的起始触发脉冲输入。ADCCON1.0EXC设置外部触发使能位。CONVST引脚信号触发有效。表3主时钟分频比的选择CK1CK0MCLK分频比0016012104118 表4ADC采集时钟数选择位表4采集时钟选择AQ1AQ0ADC时钟数001012103114ADCCON2控制寄存器控制转换模式、中断使能及通道选择。D7D6D5D4D3D2D1D0ADCIDMACCONVSCONVCS3CS2CS1CS0ADCI：ADC中断标志位。在单个A/D转换结束或在DMA块转换结束时由硬件置位。由中断服务子程序清0或由用户清0。DMA：DMA模式使能位。CCONV：连续转换位。SCONV：单个转换位。单个转换完成自动复位至0。CS3、CS2、CS1、CS0：通道选择位。见表5。表5通道选择CS3CS2CS1CS1CH00000000110010200113010040101501106011171000TempMonitor1001DAC01010DAC11011AGND1100VREF1111DMA STOPCS3CS2CS1CS0通道号00000000110010200113010040101501106011171000温度传感器1XXX其他1111DMA停止ADCCON3控制寄存器控制各种模式校正及指示忙状态lADCCON3控制寄存器D7D6D5D4D3D2D1D0BUSYGNCLDAVGS1AVGS0RSVDRSVDTYPICALSCALBUSY：ADC忙状态位，只读。DNCLD：增益校准废除位。置1废除增益校准，清0使能增益校准。ACGS1、AVGS0：设置增益校准周期ADC读被平均值的次数。详见表6。表6增益校准平均次数设置AVGS1AVGS0平均次数001501110311163RSVD：保留位，只能写入0TYPICAL：典型增益选择位。置1为全范围增益校准，置0为偏移增益校准。SCAL：开始校准周期选择位。置1开始增益校准周期，当校准周期完成时自动清除。ADC应用单步A/D转换或连续A/D转换由软件将ADCCON2的SCONV位置1，则启动1次A/D转换；由软件将ADCCON2的CCONV位置1，则开始连续的A/D转换。A/D单步/连续转换源程序$MOD831 ；使用8052和ADuC831预定义CHN EQU 0 ；对通道0进行采样ORG 0000HLJMP MAINORG 0033H ；中断服务程序MOV R0,ADCDAL ；存转换结果低位字节MOV R1,ADCDAH ；存转换结果高位字节，高半字节内容为当前通道号RETIORG 004BMAIN：MOV ADCCON1，10100100B；ADC正常工作，4分频，2个采集时钟MOV ADCCON2，CHN ；选择通道0SETB EA ；开中断SETB EADC ；开ADC中断SETB CCONV ；连续转换，单步无此句AGAIN：CALL DELAY ；延时100ms（省略）SETB SCONV ；开始单步转换，连续无此句LJMP AGAIN ；重复采样END ADC工作在DMA方式通过DMA使能位（ADCCON2.6）使能DMA方式，每次采样结果被写入外部静态RAM而无须CPU干预。这种方式能捕获连续的采样流，但此期间内CPU不继续代码的执行，包括通常的内务和通信任务。在使能DMA模式前，用户必须首选配置ADC所需写入的外部SRAM，包括所需的ADC通道号写入外部的SRAM的高4位（XXXX0000B）。为了保证有效终止，重复写入最后一个通道ID，还需要对它提供一个停止命令（11110000B）。DMA地址指针（DMAP、DMAH、DMAL）必须被设置指向写入ADC结果的初始地址。顺序是DMAL，DMAH，最后是DMAP。典型的DMA预配置如图214所示。图214 典型的DMA预配置典型的DMA配置后的工作情况如图215所示，图215 典型的DMA配置后的工作情况DAC转换器ADuC831组合了两只12位电压输出的DAC，每只都含有一个电压输出缓冲器，可以驱动10k/100pF。包括两个可选量程，0V至Vref(内部基准电压2.5V)和0V至AVDD。可以在12位或8位模式下工作。若负载电阻大于10K和基准电压为AVDD，在靠近地和AVDD电压的100mV以内会产生一定的非线性；采用片内基准或远小于AVDD电源则无上述问题。DAC等效电路图图216 DAC等效电路图DAC输出缓冲电路的设计图217 DAC输出缓冲电路DAC工作方式配置DACCON 控制寄存器 D7D6D5D4D3D2D1D0MODERNG1RNG0CLR1CLR0SYNCPD1PD0各位功能见表7。表7DACCON控制寄存器位功能MODE置“1”8位方式（写8位至DACxL）；置“0”12位方式RNG1置“1”DAC1量程0Vdd；置“0”DAC1量程0VrefRNG0置“1”DAC0量程0Vdd；置“0”DAC0量程0VrefCLR1置“0”DAC1输出0V；置“1”DAC1正常输出CLR0置“0”DAC0输出0V；置“1”DAC0正常输出SYNC置“1”一旦写入DACxL，就更新DAC输出置“0”用户可通过先更新DACxL/H而同时刷新两只DAC。当又置“1”时，两只DAC将被同时刷新。PD1置“1”DAC1上电；置“0”DAC1掉电PD0置“1”DAC0上电；置“0”DAC0掉电DAC数据写入与启动DACxH/L 数据寄存器功能：用户写入数据，以更新DAC输出DAC0L：DAC0数据低字节DAC1L：DAC1数据低字节DAC0H：DAC0数据低字节DAC1H：DAC1数据低字节上电默认指标值 00H12位DAC数据写入DACxH/L时应右对齐写入，即DACL中放低八位数据，DACH的低半字节放余下高四位数据需注意在12位异步工作方式下，一旦数据被写入DACL，DAC的电压输出就将被刷新；因此，数据寄存器应先刷新DACH，然后才刷新DACL。u ADuC831串行接口种类：UART，SPI，I2C通讯方式：同步，异步，I2C配置模式：主，从UART串行接口此串行端口是全双工的，可同时进行数据的发送和接收。接收时有缓冲，意味在前一个字节被读走前就可开始第二个字节的接受。事实上，如果在第二个字节的接受时间完成时第一个字节还未被读走，第一个字节将丢失。由于发送是主动的，一般不需要缓冲。与串行数据网的物理接口是通过引脚RXD（P3.0）和TXD（P3.1）实现的。UART使用的SFR包括：SBUF、SCON和PCON。SBUF为接收/发送缓冲器；SCON用来存放串行接口的控制和状态信息，T1或T2作为串口的波特率发生器，PCON的最高位控制波特率是否倍增。UART控制寄存器PCOND7D6D5D4D3D2D1D0SMODD7位为波特率倍增位，其余位无意义。当SMOD=1时，串行口在方式1，2或3通讯中，波特率提高一倍UART控制寄存器SCOND7D6D5D4D3D2D1D0SMOSM1SM2RENTB8RB8TIRISM0，SM1：串行口工作方式选择位，见下表8。表8串行口工作方式选择SM0SM1工作方式功能波特率00方式08位同步移位寄存器fosc/1201方式110位UART可变10方式211位UARTfosc/64，fosc/3211方式311位UART可变REN：串行接口接收允许/禁止标志位，软件设置。REN=1允许接收；REN=0禁止SM2，TB8，RB8：多机通讯控制位方式0应设置0，不用TB8和RB8。方式1下，SM2=0时，RB8是接收到的停止位；SM2=1时，只有收到有效的停止位才会激活RI，否则RI不置位。方式2和方式3下，TB8是发送的第9位数据，可用软件置1或清0；RB8是接收的第9位数据。接收时若SM2=1，接收到的RB8为0，则RI不置1；若SM2=1且接收到的RB8=1，则置位RI。通常RB8、TB8在多机通讯中，用于地址数据帖标志位，也用于奇偶较验位。TI：发送中断标志位。硬件置位，软件清除。方式0中，发送完8位数据置位；方式1中，在发送停止位之初置位。RI：接收中断标志位。硬件置位，软件清除。方式0中，接收完8位数据置位；方式1中，在接收停止位一半时置位。UART工作方式及帖格式方式0：8位（同步）移位寄存器模式串行数据通过RXD接收和发送。TXD输出同步时钟。波特率固定不变，为1/fosc。传送或接收的8位数据为一帖，没有起始位和停止位，先发送或接收最低位。将数据写入SBUF后即引起数据发送。当接收使能位（REN）为1，并且接收中断位（RI）为0时，开始接收数据。方式1：8位波特率可变的传输模式RXD接收，TXD发送。波特率由定时器1或定时器2的溢出 率控制。帖格式为：1个起始位，8个数据位，1个停止位。适合于点对点的异步通讯。方式2：9位固定波特率传输模式波特率固定，只有2种选择：fosc/64或 fosc/32，可由PCON的最高位选择。帖格式为：1个起始位，9个数据位，1个停止位。第9个数据与SCON中的SM2配合，适用于多机通讯。方式3：9位波特率可变的传输模式波特率控制同方式1，帖格式同方式3，因此，也适用于多机通讯。UART工作方式与波特率的设置方式0：固定的方式2：波特率=(2SMOD/64)*fosc方式1，方式3：波特率=(2SMOD/32)*T1（或T2）的溢出率T1（或T2）的溢出周期=(12/fosc)*(M-X)其中，M为计数器的最大值，X为计数初值溢出率=1/溢出周期SPI串行接口SPI是一种标准工业同步串行接口，允许同时传送和接受八位数据，也就是全双工方式，具有主从控制模式，采用三线通讯标准。本系统使用4条线可与多种标准外围器件直接接口：串行时钟线SCLOCK、主机输入/人机输出数据线MISO、主机输出/从机输入数据线MOSI和低是平有效的从机选择线SS。使用两个相关的寄存器SPICON和SPIDAT，通过对SPICON中的相应位进行设置实现初始化；对SPIDAT的写操作会产生从高位开始的数据发送，接收字节保留在移位寄存器中，移位寄存器的数据锁存到SPIDAT中。SPICON控制寄存器ISPIWCOLSPESPIMCPOLCPHASPR1SPR0ISPI：SPI中断标志位。当发送和接收一字节数据完毕时自动置位，也可软件置位。中断响应后自动清0。WCOL：写冲突标志位。当SPI正在进行数据交换时，若向SPIDAT写数据，将发生写冲突，写入的数据无效。必须软件清除。SPE：SPI使能。SPE=0时，I2C串行接口使能；SPE=1时，SPI串行接口使能。SPIM：主模式选择位。置1工作于主模式，清0工作于从模式。CPOL：时钟极性选择位。置1时，主机时钟发生负跳变时读取数据，高电平处于空闲状态；置0时，主机时钟发生由低至高跳变时读取数据，低电平处于空闲状态。CPHA；时钟相位选择位。置1时，数据在时钟前沿出现，在同一时钟的后沿读入；清0时，最高位在SS的下降沿出现，在时钟的第一个上升沿读入，之后的数据在时钟后沿出现。SPR1，SPR0：SPI波特率选择位。见表9。表9SPI波特率选择SPR1SPR0波特率00Fosc/201Fosc/410Fosc/811Fosc/16SPI主模式主模式下，SCLOCK引脚通常作为输出，无论何时用户写入SPIDAT寄存器，都将产生八个时钟信号。SCLOCK的波特率由SPICON的SPR0和SPR1决定。主模式下SS引脚通常不使用。在主模式下，通过对SPIDAT的写操作完成一个字节的发送。时钟信号的一次作用对应一位数据的发送（MOSI）和另一位数据的接收（MISO）。八个时钟周期后，完成一个字节的传输。输入的字节保留在移位寄存器中，ISPI标志位将自动置位，如果中断允许将产生中断。移位寄存器中的数据将被锁存到SPIDAT中。 此后对SPIDAT的读操作把数据读出。图218 SPI主模式时序（CPHA1）SPI从模式发送和接收可以同时工作在从模式下。在字节传输中，SS引脚必须始终处于低电平状态。同样数据的发送由SPIDAT的写操作来启动。在每个输入SCLOCK时钟的作用下，由MISO发送一个数据位，由MOSI接收。八个时钟周期后，完成一个字节的传输。输入的字节保留在移位寄存器中，ISPI标志位将自动置位，如果中断允许将产生中断。移位寄存器中的数据将被锁存到SPIDAT中。 此后对SPIDAT的读操作把数据读出。图219 SPI从模式时序（CPHA0）I2C串行接口全双工方式、具有主从控制模式、采用二线通讯、采用I2C总线传输协议、使用3个SFR实现通讯：I2CADD，I2CDAT，I2CCON。I2C的接口约定器件支持面向协议的双向总线。协议定义任何发送数据到总线的器件为发送器，接收器件为接收器。把控制发送的器件称为主机，被控制的器件称为从机。主机总是启动数据的传送，并为发送和接收操作提供时钟。I2C的时钟和数据SDATA线上的数据状态仅在SCLOCK为低电平期间发生变化，而SCLOCK高电平期间SDATA数据状态的改变被保留用于指示起始和停止条件。I2C的时钟和数据SDATA线上有效的数据变化见下图：图220 SDATA数据线时序图I2C通讯的起始条件和停止条件SCLOCK为高电平期间SDATA发生从高电平至低电平的跳变，称为起始条件。器件连续监视SCLOCK和SDAT是否满足起始条件，此条件满足之前将不对任何命令作出响应。所有通讯必须由停止条件结束。此条件是SCLOCK为高电平期间SDATA发生从低电平至高电平的跳变，只有在发送器件已释放总线之后才能发出停止条件。图221 I2C通讯的起始和停止时序I2C通讯的应答应答用于表示成功的数据传送的软件约定。在发送8位数据之后，发送器件（主机或从机）将释放总线，在第9 个时钟周期内，接收器将把SDATA线拉至低电平以做出应答。表示它已接收到8位数据。见下图图222 I2C通讯的应答I2C通讯的过程在识别了起始条件后如果在从地址字节中包含了正确的器件识别符，那么器件将用应答作出响应，如果从地址字节最低位为0，则为写操作。从器件接收了8位数据之后用应答作出响应。如果从地址字节最低位为1，则为读操作。从器件将发送8位数据，释放SDATA线，然后监视线上的应答。如果检测到应答，且主机未产生停止条件将继续发送数据。如果未检测到应答，那么器件将结束进一步的发送，主机必须发出停止条件，以便使器件返回待机方式。I2C通讯的过程写操作图223 I2C通讯写操作读操作图224 I2C通讯读操作I2C特殊功能寄存器I2CCADD：将ADuC831器件的7位地址保存在总线上7位地址的保存过程如下：若从机地址为44H，则主机必须送出88H/89H才能与从机建立联系。由于地址为7位，从机自动确定最低位为R/W位，只须将前7位与自己的地址相比较。为构成一个完整字节，从机在最高位添加一个0，添加后的结果即为从机的地址。I2CDAT：保存需要接收或发送的8位数据I2CCON：保存主/从模式操作的模式/控制位D7D6D5D4D3D2D1D0MDOMDEMCOMDII2CMI2CRSI2CTXI2CII2CCON各位功能见表10。表10I2CCON位功能说明位名说明位名说明MDO主模式数据输出位I2CM主模式选择位MDE主模式数据使能位I2CRSI2C复位位MCO主模式时钟输出位I2CTX方向标志位MDI主模式数据输入位I2CII2C中断位2.1.1.4 ADuC831单片机中断系统ADuC831提供具有2个优先级的11个中断源。中断系统的控制与配置是通过3个与中断有关的寄存器进行的。u 中断源、中断向量与中断优先级中断源、中断向量与中断优先级见表11。表11中断源、中断向量与中断优先级中断源中断名称中断向量地址中断优先级电源监视器中断PSMI0043H1看门狗中断WDS005BH2外部中断0IE00003H3ADC中断ADCI0033H4定时/计数器0中断TF0000BH5外部中断1IE10013H6定时/计数器1中断TF1001BH7I2C/ISP串行中断I2CI/ISPI003BH8UART串行中断RI/TI0023H9定时/计数器2中断TF2/EXF2002BH10定时间隔计数器中断TII0053H11u 中断使用的SFRIE:中断使能寄存器EAEADCET2ESET1EX1ET0EX0IE各位功能见表12。表12IE各位功能EA全局中断使能位，置1允许任何中断开放，置0禁止所有的中断EADCADC中断使能位，置1中断有效，置0禁止中断ET2定时器2中断使能位，置1中断有效，置0禁止中断ESUART串行中断使能位，置1中断有效，置0禁止中断ET1定时器1中断使能位，置1中断有效，置0禁止中断EX1外部中断1使能位，置1中断有效，置0禁止中断ET0定时器0中断使能位，置1中断有效，置0禁止中断EX0外部中断0使能位，置1中断有效，置0禁止中断IEIP2第2中断使能寄存器IEIP2各位功能见表13。表13IEIP2位功能保留PTI定时间隔中断优先级PPSM电源监视中断优先级PSII2C/SPI中断优先级保留ETI定时间隔计数器中断使能位，置1中断有效，置0禁止中断EPSMI电源监视中断使能位，置1中断有效，置0禁止中断ESII2C/SPI中断使能位，置1中断有效，置0禁止中断u IP 中断优先权寄存器PADCPT2PSPT1PX1PT0PX0IP中断优先权寄存器各位功能见表14。表14IP中断优先权寄存器位功能保留PADC对ADC中断，用户置1为高优先权，清0为低优先权PT2对定时器2中断，用户置1为高优先权，清0为低优先权PS对UART中断，用户置1为高优先权，清0为低优先权PT1对定时器1中断，用户置1为高优先权，清0为低优先权PX1对外部中断1中断，用户置1为高优先权，清0为低优先权PT0对定时器0中断，用户