数字式秒表课程设计.doc

24531dac40ba554853b17847b79403da.pdf电子技术课程设计报告 题 目 数字式秒表 指导教师（签字） 目录摘要4关键字4技术要求4系统综述4系统框图5总图6单元电路设计71. 时钟脉冲发生电路72. 计数电路83. 译码器94. 控制电路115. 闹钟定时报警13（1） 闹钟预置数（定时）模块13（2） 预置，实际时间对比模块14（3） 时间比较模块14（4） 报警模块15总结16参考文献16鸣谢17收获与体会17元器件列表18数字式秒表摘要该数字计数系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。利用555构建多谐振荡器，产生频率为100Hz的时钟脉冲。结合74LS160的功能利用J1和J2两个功能开关实现秒表的计数、暂停、清零功能。关键词 计数器，译码器，显示器，555定时器构成的多谐振荡器技术要求1 秒表最大计时值为99分59.99秒；2 6位数码管显示，分辨率为0.01秒；3 具有清零、启动计时、暂停及继续计数等控制功能；4 控制操作键不超过二个。一、系统综述本计时器由时钟脉冲发生电路、加计数器电路、译码电路和数码管显示器几大部分构成。利用555构建多谐振荡器，产生频率为100Hz的时钟脉冲，以满足精确到0.01s的课题要求。加计数器构成计时器的分位、秒位和毫秒位。除秒位采取60进制，其余采取100进制故选用74LS160。显示部分用译码器配合数码管构成。结合74LS160的功能利用J1和J2两个功能开关实现秒表的计数、暂停、清零功能。为增强该数字秒表的实用性能。特添加定时功能和整点报警功能，但在该报告中不予以重点论述。方案论证及误差分析方案论证详述 一：振荡器作为数字式秒表的基础核心，产生一个频率标准，其精度与稳定度基本决定了秒表的计时准确度和精度。其所产生的精度影响将影响到整个数字式秒表的成败。故在振荡器的选择上应当特别注意1.振荡器的方案选择：方案一：集成时钟芯片.计划使用DS1302 来作为所需的集成时钟芯片. DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个318的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。方案二;使用555定时器。555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 表1 555定时器的功能表清零端高触发端TH低触发端Q放电管T功能00导通直接清零101x保持上一状态保持上一状态110x保持上一状态保持上一状态10 10 11 0导通截止置1 清零表2 555定时器的内部电路图 方案三:石英晶体振荡器。石英晶体振荡器，石英谐振器简称为晶振，它是利用具有压电效应的石英晶体片制成的。这种石英晶体薄片受到外加交变电场的作用时会产生机械振动，当交变电场的频率与石英晶体的固有频率相同时，振动便变得很强烈，这就是晶体谐振特性的反应。利用这种特性，就可以用石英谐振器取代LC(线圈和电容)谐振回路、滤波器等。由于石英谐振器具有体积小、重量轻、可靠性高、一般主要用于精度要求较高的时钟脉冲产生电路中。方案论证与比较对于方案一：DS1302 存在时钟精度不高，易受环境影响，出现时钟混乱等缺点。DS1302可以用于数据记录，特别是对某些具有特殊意义的数据点的记录，能实现数据与出现该数据的时间同时记录。这种记录对长时间的连续测控系统结果的分析及对异常数据出现的原因的查找具有重要意义。传统的数据记录方式是隔时采样或定时采样，没有具体的时间记录，因此，只能记录数据而无法准确记录其出现的时间；若采用单片机计时，一方面需要采用计数器，占用硬件资源，另一方面需要设置中断、查询等，同样耗费单片机的资源，而且，某些测控系统可能不允许。但是，如果在系统中采用时钟芯片DS1302，则能很好地解决这个问题。然而其价格高且一般不用于这种功能简单的电路当中，故此时钟芯片仅作为一种读者参考提出。对于方案三：可知通过Multism仿真模拟可知利用晶体振荡器产生的脉冲信号更加的稳定，精度也更加的高。但是使用晶体振荡器需要繁复的分频电路，然而对于此次课程设计而言也需考虑实际运用的需要，即在同样可以满座设计要求的条件下选择更简易的方案的原则。 最终方案选择：在进行三种方案的权衡比较下我组将选用：555振荡器来产生100HZ的信号。原因如下： 第一：因为通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。 第二：通常R取值在几百欧姆到几兆欧姆，电容取值在几百皮发到几百微法。因此，电路产生的脉冲宽度从几微秒到数分钟，精度可达0.1.（这个也是选择此振荡器的主要原因之一）第三：经济因素也是在电子设计中的重要一部分，而定时器运用广泛，技术成熟，价格相比于前几种均较低，有利于降低电子设备的造价，更加有效地占据市场。故虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。但我们组依然选择555信号产生电路。（实验报告中着重按照原方案设计的555电路进行说明二.精度及稳定度因素分析：（1）振荡器，其作为数字式秒表的基础核心，产生一个频率标准，其精度与稳定度基本决定了秒表的计时准确度和精度。故在振荡器的选择上应当特别注意。.（2）整体延迟的计算与分析 ：原因1：（计数芯片）本数字式秒表的计数使用的是，其中主要考虑此芯片性能稳定器传输延迟时间（）典型延迟为20ns. 图3 74ls160AC CHARACTERISTICS (TA = 25)交流特性表Symbol 符号Parameter 参数控制等方面Limits限制范围UNIT 单位Test Conditions 测试条件最小典型最大fMaxMaximum Clock Frequency最大时钟频率2532-MHzVCC=5.0V CL=15pFtPLH tPHLPropagation Delay传播延迟 ClOCk 到 TC-20 35 ns1835tPLH tPHLPropagation Delay传播延迟 ClOCk 到 Q-13 24 ns1827tPLH tPHLPropagation Delay传播延迟 CET 到 TC-9.0 14 ns9.014tPHLMR or SR to Q MR 或 SR 到 Q-2028ns在74LS160其内部最基本的器件是边沿触发JK触发器，可知触发器状态的变化仅与CP脉冲下降沿到达前JK输入端的状态有关。当CP有1变为0时，G11门 G21门先被封锁，其输出0.而由于G门，G门的传输延迟，S,R端的状态还维持在CP下降沿作用前又JK的输入状态所确定的输出值，因此要求在CP脉冲下降沿到达前，S1, ,R1处于已建立的稳定状态。此时间为tset表示，要求tsettpd.然而对于CP脉冲而言在CP脉冲处于0期间要保证基本RS触发器 TPLH 2TPH的而可靠翻转，时钟的低电平延迟时间TPLH应大于两级与或非门的延迟时间TPH 。 CP脉冲的最小工作周期 故综上所述为保证JK触发器的 T= TPLH+T.tpd.可靠工作，要求tsettpd.而由表3，可知 tpd. Max=35ns,Min=0ns 在74ls160处的延时为T1=3.8*0=0 ns T2=3.8*35=136 ns : 原因二：由CP脉冲引起的延时 T=0.01s由方案可知其产生的脉冲频率为故： T=1f=0.01s故：当开关key-space时恰好遇到第一个下降沿结束其等待第二个下降沿的到来才可以触发74LS160分频计数 此时的T=0.01s 为CP脉冲所能产生的最大延迟。原因三： 表4 74ls48由表4中对74LS48的动态特性的分析T延迟 Max=100ns Min=0 ns 精度计算流程详述图 Keyspace处 CP延迟74LS16074LS48D T延迟=0.01s + T延迟 Max=136ns Min=0ns + T延迟 Max=100nbs Min=0ns故其总延迟为T延迟 Max=0.01000236 s Min=0.01s数字式秒表的校验方案方案一 ：基于原子钟的高精度校验方案原理：根据量子物理学的基本原理，原子是按照不同电子排列顺序的能量差，也就是围绕在原子核周围不同电子层的能量差，来吸收或释放电磁能量的。这里电磁能量是不连续的。当原子从一个“能量态”跃迁至低的“能量态”时，它便会释放电磁波。这种电磁波特征频率是不连续的，这也就是人们所说的共振频率。同一种原子的共振频率是一定的例如铯133的共振频率为每秒9192631770周。因此铯原子便用作一种节拍器来保持高度精确的时间。 我们可以用此铯原子钟时间作为基准，以一分钟或一小时为一个阶段对比铯原子钟时间与数字式秒表时间的差值T，与其总秒数甚至是毫秒数相比较得出精度g(s) 或g(ns)。方案二：使用时间检定仪的精度校验方案测量方法:将被校表放入夹具固定好,启动时间检定仪，触发被校秒表走时，侍时间检定仪再次触发被校表停此走时后，读取被校表示值误差。即可得出0.01s分度电子表的误差。其具体方案请读者参见附录1.电子秒表示值误差测量结果不确定度分析报告1 概述1.1 测量依据： J JG237-2010秒表检定规程1.2 环境条件：温度20.1，相对湿度53%。1.3 计量标准： 主要计量标准设备为时间检定仪表1实验室的计量标准器和配套设备设备名称准确度测量范围时间检定仪(210-7T+0.003) s（199999）s电子秒表日差检定仪优于0.05 s/d24h1.4 被测对象：电子秒表1.5 测量方法:将被校表放入夹具固定好,启动时间检定仪，触发被校秒表走时，侍时间检定仪再次触发被校表停此走时后，读取被校表示值误差。2、数学模型式中：被检表示值误差 ：测量值； ： 标准时间间隔发生器的给定值；3、不确定度传播率：式中，灵敏系数： 4 输入量标准不确定度分析：4.1 被校秒表测量时间间隔重复性引入的标准不确定度，用A类不确定度评定以校准一跳动量为0.01s的电子秒表的3600s为例，将被校秒表与时间检定仪连接好后，重复性测量10次，得到系列测量值3600.01、3600.01、3600.01、3600.01、3600.01、3600.01、3600.01、3600.01、3600.01、3600.02。=3600.011 s，单次实验标准差=0.0032s。在实际检定中，只取一次测量值(其中误差最大的)作为测量结果，故标准不确定度：=0.0032 s 4.2 时间检定仪引入的标准不确定度分量，用B类标准不确定度评定。时间检定仪送一级计量检定合格，按使用说明书得知时间检定仪检定秒表准确度为(210-7T+0.003) s，在输出时段为3600s时，走时误差为均匀分布， ，=0.00215 合成标准不确定度5.1 标准不确定度汇总表不确定度来源（）（mV）（mV）重复性0.003210.003时间检定仪最大测时误差0.00370.00215.2合成标准不确定度计算以上各项标准不确定度分量彼此独立不相关，所以合成不确定度为。 =0.0038(s) 5.3扩展不确定度计算: =0.008(s) （取k = 2 ） 6 对使用时间检定仪校准机械秒表的测量不确定度评估根据JJG237-2010秒表检定规程的规定，常规校准应对电子秒表的10 s、600 s、3600s、24h进行校准，使用最大允许误差(210-7T+0.003) s时间检定仪和电子秒表日差检定仪校准上述时间间隔时，其测量不确定度评估如下： 校准点（s）不确定度分量（s）（s）U（s）10 s0.00170.0030.00360.01600 s0.00200.0030.00370.013600 s0.00320.0030.00450.0124h0.0290.00740.0300.067 校准和测量能力0.01s分度的电子秒表是使用最大允许误差(210-7T+0.003) s时间检定仪和测量准确度优于0.05s/d电子秒表日差检定仪可校准的最佳被校电子秒表，因此该项目的CMC为：1 s 3600s，U = 0.01 s，24 h ，U = 0.06 s。完整电路如下图所示：Key-space开关多谐振荡器60进制100进制译码器显示器译码器显示器器译码器显示器七段数码管- 33 -二、单元电路设计1、时钟脉冲发生电路时钟脉冲发生器可有很多构成方式。例如：利用石英晶体振荡器配合分频器即可得到相应的脉冲信号。还可以利用电压比较器得到时钟脉冲电路。相比之下，利用555构建多谐振荡器来得到时钟脉冲信号比较便利，信号的精度较电压比较器要高，更符合本设计的要求。 555多谐振荡器构成的100Hz脉冲发生器555多谐振荡器的参数计算：T=RCLn2=(R1+2R2)CLn2 = Ln2 *(288.6+577.2)*103*10-81.00021*10-2s则f=1/T99.97900Hz 555多谐振荡器构成的100Hz脉冲发生器仿真 秒计数仿真2.计数电路设计根据课设要求最大计时值为99分59秒99毫秒。故采用74LS160十进制计数器实现。毫秒位和分位是百进制计数，用两片160级联构成。秒位采用两片160反馈置数法构成60进制的计数器，实现秒计数。工作原理：555多谐振荡器产生的100Hz时钟脉冲信号作为毫秒位的CP脉冲每来一次CP脉冲160进行一次加计数（10进制09之间）当计数至9则产生进位。毫秒满100向秒位进位。将进位信号作为秒位的CP脉冲，则没收到一次信号，秒加一。秒位满60向分位进位。同样的秒位的进位信号作为分位的CP脉冲，主导分为计数。秒不同于分位和毫秒位在于其是60进制。所以要先将两片160级联成100进制的计数器，然后采用反馈置数法将其设计成60进制.这里采用74LS00与非门将Qc和Qa输出端的信号与非（即1（Qc）0（Qb）1（Qa）得到Ld=0，则160被置为初始值。分位和毫秒位的计数器级联方式秒位计数器的级联方式3.译码器由于160输出的是二进制数码不能直接被数码管识别。因此要添加译码电路进行译码。这里选用74LS48D。 输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出 015 时，消隐输入（ ）应为高电平或开路，对于输出为0 时还要求脉冲消隐输入（ ）为高电平或者开路。当 为低电平时，不管其它输入端状态如何，YaYg均为低电平。当RBI和地址端（A0A3）均为低电平，并且灯测试输入端（ ）为高电平时， Ya Yg为低电平，脉冲消隐输出（ ）也变为低电平。当 为高电平或开路时， 为低电平可使YaYg均为高电平。48 与248 的引出端排列、功能和电特性均相同，差别仅在显示6 和9,248 所显示的6 和9 比48 多出上杠和下杠。引出端符号 A0A3 译码地址输入端 / 消隐输入（低电平有效）/脉冲消隐输出（低电平有效） 灯测试输入端（低电平有效） 脉冲消隐输入端（低电平有效） YaYg 段输出74ls48功能表七段译码驱动器功能表十进数或功能输入BI/RBO输出备注LTRBID C B Aabcdefg0HH0 0 0 0H111111011Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL00000002RBIHL0 0 0 0L00000003LTLxx x x xH111111144.数码管显示部分7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）。此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了。限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8V-2.2V，为计算方便，通常选2V即可。发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏。对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数。数码管显示与8421BCD码的关系如下图：下图是七段和八段数码管（LED）的示意图本设计采用共阴极数码管与74LS48匹配。显示模块匹配电路一个显示译码单位如下图：本次课设计时模块和定时闹钟模块使用的显示译码部分如下图：5.控制电路要实现计时、暂停、清零功能需要用到74LS160的使能端。当Rd、 Ld 、Ep 、Et均为1是计数器进行加计数，即秒表执行计数功能。当Rd=0是计数器清零，即秒表执行清零功能。当Rd=Ld=1，Ep*Et=0，则计数器保持原状态不变，即秒表执行暂停功能。160功能表CPRdLdEpEt状态X0XXX清零cp上升沿10XX置数X110X保持X11X0保持cp上升沿1111加计数这里利用两个开关来实现对160使能端的控制。当J1、J2均为闭合状态时Rd、 Ld 、Ep 、Et均为1,计数状态。当J1断开Rd=0，清零状态。当J2断开Ep*Et=0.保持状态。6. 闹钟定时报警（1）闹钟预置数（定时）模块置数模块置数原理与秒表模块的原理基本相同。除了秒分进位处保留其六进制的级联关系，其他计数器为了便捷使用了各自置数的方式。利用常闭开关时各计数器的CP脉冲输入维持在高电平;当按下常闭开关过后，会出现一个低电平，即会出现一个下降沿使计数器加“1”，按几次就加几，这样就会保证可以随意设定时间。通过输出至显示模块即可非常直观的显示出所定的时间。（2）预置，实际时间对比模块调出预置时间的目的在于与从秒表模块调出的时间进行比较。由于两个模块的时间显示与统计的原理相同，编码都同为8421BCD码，所以都只需要从计数输出端取出相同位置的信号进行比较即可输出两者比较的信号，而后通过数值比较器进行比较。比较部分将在后文进行解释。（3）时间比较模块时间比较模块采用的是数值比较器74LS85对上一部分采集的信号进行比较和判断。下面是74LS85的功能表：由74LS85的功能表可知：只有当A1=B1/A2=B2/A3=B3/A4=B4且Ia=b=1时，输出FA=B=1,所以可以通过这个逻辑进行两组数据的比较，为了取出两组相等的数据比较时只需将IAB=IAB=0, Ia=b=1。一个单元结构如下图：此次课设需要比较的是六组4位8421BCD码，所以采用了6片并行74LS85进行数值比较。比较原理是6个数值比较器的A1A4端分别接置数模块74LS160的Q1Q4端，6个数值比较器的B1B4端分别接秒表模块的74LS160的Q1Q4端，然后将6个74LS85的输出FA=B端3个一组分别输入数据选择器74LS253的地址输入端，将E=1，这样只有当6组数据完全相同时，Y1会输出C0的输入值。为了和后面的报警电路配合故将C0置为0将别的输入置为1，这样就可以保证在所有6组数据相等时数据选择器74LS253会输出一个低电平而在别的时候处于高电平。（4）报警模块为了获得能够持续一段时间的输出高电平来驱动LED或者扬声器所以报警模块采用的是由555组成的单稳态触发器，这就是为什么会在上一模块的最后输出低电平的原因。报警电路及单稳态触发器如图所示：2.? 整分提示功能2.? .1 整分信号采集整分信号采集相对于闹钟的信号采集简单，由于在分钟单位的计数器是在上一位即秒位进位之后再加一，所以采用直接在分钟位的CP脉冲处取出信号即可。2.? .2 整分提示经设计，在整分报警处需要进行1秒的提示，而74LS160的进位信号可以维持一秒，所以不需要使用单稳态触发器而只需要直接利用取出的信号触发提示设备。本次课设采用的是LED提示，也可以用扬声器提示。提示模块如下图：2.? .3整分提示系统综述2.? 溢出报警模块2.?.1 溢出信号采集因为当最后一片74LS160进位的时候整个系统已经达到了最大量程，所以只需要在最后一片74LS160的进位输出端收集即可收集到系统超量程的信号。由于根据设计要在后面加上一个单稳态触发器构成的报警电路，所以要将进位输出端输出的信号进行取反，令其在超出量程时输出低电平（下降沿）而在正常时处于高电平。采集系统如下图：2.?.2 溢出报警提示模块溢出报警提示与闹钟模块一样采取的是由555构成的单稳态触发器，所以在此处不在做说明，该模块如下图：三、总结本次设计中我们用到的知识基本都来自与课程所学，将学到的充分加以利用。例如555多谐振荡器、74LS160计数器、7段显示器等等。对于这些器件的使用，让我各进一步的了解到期作用和基本功能。从应用中能更好的掌握器件功能，便于记忆。总体设计是成功的，但是还存在一定的问题比如说误差比较大。采用555多谐振荡器产生的时钟脉冲的频率不构稳定，不比利用使用晶体振荡器稳定等等。这些问题都是需要我们注意的。在以后的设计中，要加以改善。参考文献1、数字电子技术基础 主编：林涛 清华大学出版社 20062、电子技术实践与训练 主编：黄仁欣 清华大学出版，20073.电子技术课程设计指导 主编 ： 彭介华 高等教育出版社 2007.094.绿版电子电路 主编：刘福太 科学出版社 2007鸣谢特别感谢楚言老师和邓秋霞老师的耐心指导。本次设计中我们遇到了很多问题，自己解决不了的只能求助于老师，老师的提点