第二章20121126上海大学单片机

第二章89C51单片机的结构及原理 提纲 2 1总体架构2 2主要组成2 3时钟电路和时序分析2 4复位操作 2 1总体架构 1 基本框架2 内部结构3 管脚分配 1 基本框架 89C51CPU 振荡器和时序OSC 64KB总线扩展控制器 数据存储器256BRAM SFR 2 16位定时器 计数器 可编程I O 程序存储器4KBFLASH 可编程全双工串行口 外中断 内中断 控制 并行口 串行通信 外部时钟源 外部事件计数 1 基本框架 8位CPU以及指令系统片内有256字节的数据存储器00H 7FH段 存放可以读 写的数据 如运算的中间结果 最终结果以及欲显示的数据等80H FFH段 零散分布21个特殊功能寄存器 片内有4K字节ROM存放程序 一些原始数据和表格 4个8位的并行I O口P0 P1 P2和P3每个口可以用作输入 也可以用作输出 片外存储器扩展可扩展64K程序存储器 可扩展64K数据存储器 1 基本框架 2个16位的定时 计数器可设置成计数方式 对外部事件进行计数 可设置成定时方式 对内部时钟进行计数 从而实现定时 1个全双工串行口可实现单片机与单片机或其它微机之间串行通信 5个中断源 2级优先1个片内时钟振荡电路需外接晶振和电容 P0驱动器 P2驱动器 P0锁存器 P2锁存器 RAM地址寄存器 128BRAM 4KBROM B寄存器 暂存器1 暂存器2 ACC SP 程序地址寄存器 缓冲器 PC加1寄存器 PC DPTR 中断 串行口和定时器 PSW P1锁存器 P1驱动器 P3锁存器 P3驱动器 定时控制 指令寄存器 指令译码器 OSC ALU P0 0 P0 7 P2 0 P2 7 P3 0 P3 7 P1 0 P1 7 XTAL1XTAL2 PSENALEEARESET 运算器 控制器 存储器 I O接口 2 内部结构 3 管脚分配 3 管脚分配 Vcc 电源 正端Vss 地线 接地XTAL2 18脚 和XTAL1 19脚 内部 片内有晶体振荡电路 外接石英晶振 电源上电 自动进行振荡 外接 XTAL1接外部时钟脉冲 XTAL2悬空 3 管脚分配 控制信号引脚RST ALE PSEN和EARST 复位信号 高电平有效ALE PROG 地址锁存允许信号 片内ROM固化程序的编程脉冲PSEN 片外ROM读选通信号EA VPP 片内外ROM选择信号 编程电压的输入端 3 管脚分配 2764EPROM 6116SRAM 3 管脚分配 ALE PROGALE地址锁存允许信号PROG 对89C51片内ROM固化程序的时候 加入编程脉冲 对8031 8051而言 这个功能是没用的 3 管脚分配 PSEN片外程序存储器选通信号低电平有效选通后读EPROM或ROM中的指令代码 EA VPPEA 0时 PC指向片外的程序存储器 EA 1时 PC指向片内的程序存储器 EA 1时 先到片内 当PC值超过4K 0FFFH 自动转向片外 VPP 对8751进行编程固化时 加21V的编程电压 对89C51片内Flash编程固化时 高电压编程时加12V电压 低电压编程时加5V电压 3 管脚分配 3 管脚分配 P0口P0口是一个漏极开路的8位准双向I O口 每位可驱动8个LS型的TTL负载 P0口是一个漏极开路 漏极开路导致悬浮 在使用的时候需外加上拉电阻 当P0口作为输入口使用的时候 应该先向口锁存器写 1 尤其输出转输入时必须做 这就是所谓准双向的含义 在CPU访问片外存储器时 P0分时提供低8位地址和8位数据的复用总线 3 管脚分配 P2口P2口是内部带上拉电阻的8位准双向I O口 每位可驱动4个LS型的TTL负载 主要作用 在访问片外存储器的时候后 P2口输出高8位地址 P2口和P0口共同组成了16位的地址总线 可以对64K存储器范围进行访问 3 管脚分配 P1口P1口它是一个内部带上拉电阻的8位准双向I O口 每位可以驱动4个LS型的TTL负载 P1口是用户随意使用的端口 3 管脚分配 P3口P3口是内部带上拉电阻的8位准双向I O口 每位可以驱动4个LS型的TTL负载 P3口的每一位都有第二功能 P3口的使用主要是在于它的第二功能 2 2主要组成 2 2 1CPU的结构2 2 2存储器2 2 3I O口的口结构 2 2 1CPU的结构 CPU是单片机的核心部分 功能 读取指令 分析指令 产生控制信号控制数据的传送 对输入数据进行算术逻辑运算以及位操作等操作 构成 1 运算器2 控制器 1 运算器 运算器 算术逻辑单元ALU 累加器ACC 暂存器TMP1和TMP2 程序状态字寄存器PSW ProgramStatusWord BCD码运算调整电路和布尔处理器等 为了提高数据处理和位操作能力 片内还增加了一个通用寄存器B和一些专用寄存器 PSW中的进位位C可以作为位累加器使用 整个位操作系统构成了一个布尔处理器 1 运算器 B寄存器 暂存器1 暂存器2 ACC PSW ALU 1 8位的ALU 2 8位累加器ACC A 3 8位程序状态寄存器PSW 4 8位寄存器B 5 布尔处理器 6 2个8位暂存器 算术逻辑单元ALU 算术逻辑单元是由加法器和逻辑电路组成 主要完成二进制数的四则运算 以及布尔代数的逻辑运算 通过对运算结果的判断 决定程序状态字PSW的相关状态标志位的变化 返回 累加器ACC ACC是一个8位累加器 通过暂存器和算术逻辑单元相连 ACC是CPU中最繁忙的寄存器 由其硬件位置决定 在进行算术逻辑操作时候 运算器的一个输入是由ACC进来 而运算器的运算结果大多要送到ACC 在指令系统中 A 寄存器 作为累加器的助记符 ACC表示A的地址 就是E0H 累加器ACC可以按位来操作 如果按位操作 必须写成ACC 0 ACC 1 一直到ACC 7 而不能A 0 A 1到A 7 PUSHACC POPACC 返回 程序状态字PSW 1 程序状态字PSW是8位寄存器 7位有效 用作程序运行的状态标志 如算术运算 逻辑运算或移位操作时 如果结果会影响到标志位的时候 PSW相关位就会做出相应反应 进行清零或置1 其中有两位用作工作寄存器选择位 PSW字节地址是D0H 程序状态字PSW 2 CY 进位位 在位操作时作为累加器 AC 辅助进位位 或称为半进位位 F0 用户标志位 RS0和RS1 工作寄存器指针 用来选择不同的四组工作寄存器 共32个字节 OV 溢出标志 PSW 1没有定义 P 奇偶位 始终跟踪累加器A中1的个数的奇偶性 AC CY P OV RS0 RS1 F0 PSW D0H D7D6D5D4D3D2D1D0 程序状态字PSW 3 PSW的标志位可通过专门指令来测试 也可以通过指令读出 为单片机确定程序的下一步运行方向提供依据 每位的具体含义 C是进位标志 在进行字节加法或减法运算时 如果最高位 第7位 有进位或借位时 C被置1 否则C被清0 在进行位操作时 C被称为位累加器 程序状态字PSW 4 AC是辅助进位标志 在进行加法或减法运算时候 如果低半字节 第3位 向高半字节有进位或借位 AC被置1 否则AC被清0 在进行BCD码运算时 AC还作为BCD码调整时的判别位 F0是用户标志位 用户可根据自己需要 自主来置位或清零 作为程序运行的状体标志使用 程序状态字PSW 5 RS1和RS0是工作寄存器指针 用于选择当前工作的寄存器组 用户可以改变RS1和RS0的组合 来切换当前工作寄存器组 单片机复位后RS1和RS0等于00 CPU自然选中第0组工作寄存器 程序状态字PSW 6 OV是溢出标志 进行有符号数加减运算时 如果发生溢出 OV被置1 否则OV清0 51单片机以字节为单位进行运算 最高位表示符号位 有效位只有7位 能表示的数 128 127 如果超出这个范围就称为溢出 进行无符号数乘法时 如乘积超过255 OV被置1 否则清零 进行无符号数除法时 如除数为0 OV被置1 表示除法不能进行 否则被清零 溢出和进位是不一样 溢出是指计算时超出数所能表示的范围 程序状态字PSW 7 P是奇偶标志 P始终跟踪累加器A的奇偶性 如果A中1的个数是奇数个 P被置1 如果是偶数个 P被清0 返回 8位寄存器B 在乘除运算时 存放一个操作数 存放运算后的一部分结果 乘法 B放乘数 结果高8位放B内 低8位放A内 除法 B放除数 结果B放余数 A放结果 如不做乘除运算时 作为通用寄存器 2 控制器 控制器是用来统一指挥和控制计算机工作的部件 结构 时钟发生器 定时控制逻辑 程序计数器PC 指令寄存器 指令译码器 数据指针寄存器DPTR 堆栈指针SP 以及地址译码器和地址缓冲器等 功能 从存储器逐条读取指令 进行指令译码 并且通过定时和控制电路 在规定的时刻发出各种操作所需要的控制信息以及CPU所需的控制信号 使各部分协调工作 完成指令所规定的各种操作 2 控制器 SP 程序地址寄存器 PC增1 PC DPTR 中断 串行口和定时器 定时控制 指令寄存器 指令译码器 XTAL1XTAL2 PSENALEEARESET OSC 1 程序计数器PC 2 堆栈指针寄存器SP 3 数据指针DPTR 4 指令译码器 程序计数器PC PC是一个16位的专用寄存器 PC存放与指示下一条要执行指令的地址 当一条指令按照PC所指示的地址从存储器中取出来之后 PC会自动加1指向下一条指令 PC在物理结构上是独立的 不属于内部RAM 没有地址 是不可寻址的 用户无法对它进行读写 只有通过转移 调用和返回等指令来改变PC中的内容 以实现程序的转移 返回 堆栈指针寄存器SP 堆栈 在片内数据存储器中开辟的按照 先进后出 后进先出 的原则进行存取的RAM区 分布 是片内RAM的低128字节 00 7FH段 用途 保护现场和断电保护 中断和调用子程序时 操作 压栈和出栈通过堆栈指针SP来进行堆栈操作 SP随时跟踪栈顶地址 按照先进后出的原则进行压栈和出栈操作 开机复位后 SP指向片内RAM地址07H 数据的入栈是从08H开始 00到1F是工作寄存器区 最好避开这个区域 需重新定义SP的地址 30 7FH 返回 数据指针DPTR DPTR是一个16位的寄存器 主要用来存放16位的地址 做间接寻址寄存器使用 可以对64K字节的外部数据存储器和I O口进行寻址 DPTR可以拆成高字节DPH和低字节DPL两个独立的8位寄存器 分别占用83H和82H这两个地址 83H是DPH 82H是DPL 拆分之后 可以按照8位寄存器的方式进行操作和寻址 返回 指令译码器 当程序指令被送入指令译码器后 通过译码器进行译码 把指令转换成所需要电平信号 CPU根据译码器提供的电平信号 定时产生执行这个指令所需要的各种控制信号 计算机根据控制信号正确执行程序所要求的各种操作 2 2主要组成 2 2 1CPU的结构2 2 2存储器2 2 3I O口的口结构 2 2 2存储器 1 哈佛结构2 程序存储器3 数据存储器 1 哈佛结构 普林斯顿结构一般微机通常只有一个逻辑空间 在这个逻辑空间里可以随意的安排ROM或RAM 只读的或者随机存取的 可以随意安排 在访问存储器的时候 一个地址对应着唯一的存储单元 当然这个存储单元可以是ROM也可以是RAM 哈佛结构51单片机的存储器与一般微机的配置是不同的 51单片机的程序存储器和数据存储器是分开的 1 哈佛结构 片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器 89C51存储器 程序存储器ROM 数据存储器RAM 在物理结构有4个空间 从用户的角度可以归纳成三个存储器空间 片内外统一编址的64K程序存储空间 也就是说这个程序存储器是片内片外统一编址的256个字节的片内数据存储器空间 用户只可以用低128个字节 高128个字节空间是特殊功能寄存器SFR所占用片外的64K数据存储器空间 1 哈佛结构 1 哈佛结构 片内RAM 程序存储器系统分布 片外RAM 2 程序存储器 程序存储器可存放编译好的程序和表格常数 设计了两条特殊指令可以到程序存储器里面通过查表的方式取出表格常数 MOVCA A DPTRMOVCA A PC 2 程序存储器 8051片内有4KROM 片外用16根地址线最多可以扩展64KROM 两者统一编址 8031没有片内ROM 只有向外扩展64KROM 若EA 1 PC先在片内0000H 0FFFH4K字节范围内读取程序 当寻址范围超过0FFFH后 会自动转向片外1000H FFFFH取指 若EA 0 所有取指均在片外ROM 即片外0000H 0FFFFH中 8031片内没有ROM EA只能接地 PC指向片外 从片外取指令 2 程序存储器 6个特殊功能单元 0000H 开机或系统复位入口0003H 外部中断0的中断入口000BH 定时器T0的溢出中断入口0013H 外部中断1的中断入口001BH 定时器T1溢出中断的入口0023H 串行口中断的入口 3 数据存储器 数据存储器是用来存放运算的中间结果 数据的暂存以及缓冲 单片机片内有256字节的数据存储器 片外最多可以扩展成64K 构成两个地址空间 访问片内存储器用 MOV 指令 访问片外数据存储器用 MOVX 指令 3 数据存储器 寻址方式 对于片外数据存储器访问采用寄存器间接寻址方式 R0 R1和DPTR都可以作为间址寄存器使用 R0和R1寻址范围是256ByteDPTR的寻址范围是64KByte对于片内数据存储器 低128字节 00H 7FH 用户RAM区 寻址可以采用直接寻址和寄存器间接寻址两种方式 高端128字节 80H FFH 特殊功能寄存器区SFR 只能采用直接寻址方式 其中Rn A AB DPTR为寄存器寻址 3 数据存储器 工作寄存器 工作寄存器 通过对程序状态字中的RS1和RS0的设置 决定CPU当前究竟使用那组工作寄存器 如果程序当中不需要4组工作寄存器 多余的寄存器单元可以作为一般寄存器使用的 3 数据存储器 位寻址区 位寻址区 工作寄存器后的16个字节 20H 2FH 可以位寻址 3 数据存储器 专用寄存器 专用寄存器 特殊功能寄存器SFR 有21个专用寄存器 离散地分布在片内数据存储器的高128字节地址 80H FFH 并没占满整个128个字节 对剩余的地址空间的操作是毫无意义的 既不能读 也不能写 3 数据存储器 可位寻址特殊功能寄存器 有11个特殊功能寄存器具有位寻址能力 可以按位来进行寻址 位地址是由80H F7H 2 2主要组成 2 2 1CPU的结构2 2 2存储器2 2 3I O口的口结构 2 2 3I O口的口结构 1 P0口的口结构2 P1口的口结构3 P2口的口结构4 P3口的口结构 1 P0口的口结构 1 一般I O口输出情况2 一般I O口输入情况3 作为地址数据总线输出4 作为地址数据总线输入口5 P0口口结构总结 1 P0口的口结构 1 P0口是最重要的 也是结构最复杂的一个口 P0口每一位由一个锁存器 两个三态输入缓冲器和输出驱动电路组成 P0口的位结构图 1 P0口的口结构 2 P0口有两种用途 作为普通I O口P0口是一个漏极开路的8位准双向I O口 作为地址 数据总线P0口是一个真正的双向口 可以随意地读写 1 P0口的口结构 3 1 一般I O口输出情况 Vcc R 1 P0口的口结构 4 作为一般I O口使用 控制信号为0 起到两个作用 使V1截至 把多路开关向下 封锁地址数据信息 如果输出数据0到D端 写信号做时钟 D端的0经Q端 通过多路开关接到V2的栅极 输出是0 如果输出1 在写信号作用 经Q为0 送到V2栅极 V2截至 V1始终处于截至 漏极开路 高电平送不出去 这种情况下 需要外接一个上拉电阻 才能有效的输出高电平 1 P0口的口结构 5 2 一般I O口输入情况在输入使用的时候 分读引脚和读锁存器两种情况 读引脚是直接读引脚上的电平 读锁存器是读锁存器D的Q端 二者指针对不同的读指令操作 读引脚指令直接对P0口进行读入 读锁存器是针对 读 改 写 指令 1 P0口的口结构 6 1 读引脚 1 P0口的口结构 7 1 读引脚在P0 X口送进来信号 既加到了V2的漏极 同时加到三态缓冲区的输入端 在读引脚的情况下 三态缓冲器有一个高电平的读引脚信号 使信号通过三态门 由内部总线读进去 如果在输出0的情况 马上转成输入 会发生怎样的情况 1 P0口的口结构 8 如果要输出0 Q是1 V2管导通 意味着输出0的时候V2管始终处于导通状态 如果接下来由输出转为输入 且输入1 而V2管还处于导通状态 加进来的1会被V2管给旁路掉 P0虽然是一个双向 但是如果不做相关操作的话 输入1时会给旁路掉 这就是所谓 准双向的I O口 如果向口锁存器写1 Q端变成0 V2的栅极为0 V2处于截止 这时送进来的1信号就不会被V2给旁路掉 可以通过三态缓冲器送到内部总线 有效地把输入的0 1信号读进去 1 P0口的口结构 9 2 读锁存器口电路有两个三态缓冲器 一个缓冲器的控制端称为读引脚 另一个三态缓冲器的控制端称为读锁存器 为什么要用到两个三态缓冲器 一个是读引脚 一个是读锁存器呐 为什么读锁存器 当输出1的时候 如果端口接了一个晶体管负载 假定是NPN三极管 则PN结导通 P0 x这个端口上的电位被拉低 这时如再直接读端口的信息 会看到读进去就变成0 直接读引脚会得到一个错误的结果 因此有读锁存器操作 读最初的输出值 这类操作针对 读 改 写 指令 1 P0口的口结构 10 1 P0口的口结构 11 读 改 写 指令单片机有几条指令功能比较强 具有 读 改 写 功能 先把端口的信息读进去 读进去后进行某种运算 位操作或逻辑运算等 运算完之后再把结果写到这个端口上 注意 当进行读改写指令时 如外接晶体管负载 原本这个端口是1 被拉低后读进去就变成0 会出现错误 因此读改写指令都是读锁存器 1 P0口的口结构 12 1 P0口的口结构 13 读锁存器过程 在读改写操作时读端口是错误 改读锁存器 假如送出1的时候 Q为1 Q为0 V2管截至 通过上拉电阻输出1 输出电平与Q端电平是一致的 锁存器里面的1是稳定的 进行读改写操作时 通过读锁存器 再运算之后写出来 就得到一个正确的结果 1 P0口的口结构 14 例如 ANLP0 A 1 P0口的口结构 15 对比总结 读引脚时要防止端口被片内导通的V2管将外输入的高电平拉低 因此要预先向口地址写1 读锁存器是要防止输出电平被片外外接的导通的晶体管将端口电平拉低 再去读引脚导致错误 因此去读锁存器 1 P0口的口结构 15 3 P0口作为地址数据总线输出 当P0口输出地址 数据信息的时候 CPU内部控制电路会发一个控制信号 1 打开与门 将多路开关向上 把地址 数据信息经反相器和V2这个管子接通 同时与控制信号一起通过与门驱动V1 使两个场效应晶体管 FET 构成一个推拉输出电路 1 P0口的口结构 16 地址 数据线输出0情况 1 P0口的口结构 17 地址 数据线输出1情况 1 P0口的口结构 18 4 作为地址数据总线输入口作为地址 数据总线输入口使用时 CPU读入数据之前会自动向口锁存器写1 作为普通I O口输入的时候 是一个准双向I O口 要先向口锁存器写1 对用户而言 地址 数据总线是一个真正的双向I O口 不需要向口锁存器写1操作 1 P0口的口结构 19 地址数据总线读入情况 1 P0口的口结构 20 5 P0口口结构总结 1 P0作为通用I O使用当输出时 V1始终处于截止 需在V2的漏极接一个上拉电阻接到电源上 输入时有两种情况 读引脚和读锁存器 在读引脚时 在输入数据之前 应该先向口锁存器写1 使V2截止 进行读 改 写操作 为避免错读引脚上的电平 进行 读锁存器 的操作 1 P0口的口结构 21 2 地址 数据总线P0口输出时 两个场效应晶体管构成一个推拉输出电路 输入数据通过输入缓冲器进入内部总线 CPU会自动向口锁存器写1 P0口是一个真正的双向口 不需要做任何附加操作 2 P1口的口结构 P1是通用I O口 是真正的用户口 用户可以随意使用它 P1比P0口上简单 包括一个锁存器两个三态缓冲器和一个驱动管V2 其漏极通过上拉电阻与电源相连 P1口也是一个准双向口 每次从输出转成输入之前 预先向口锁存器写1 2 P1口的口结构 1 输出时不需要再外接上拉电阻 2 输入情况必须先向口锁存器写1 对读 改 写命令的话 它又是通过读锁存器把正确的状态读进去 3 P2口的口结构 P2口的位结构与P0口类似 也有多路开关 控制信号 驱动部分与P1口类似 内部去掉V1 接了上拉电阻 但比P1口多了一个转换控制部分 3 P2口的口结构 1 地址总线使用主要作为高8位的地址总线使用 控制信号为1 把多路开关打上来 地址信息就可以通过反相器加到V2栅极 2 一般I O口使用作为一般I O口使用时 控制信号为0的 多路开关就接到对应锁存器的Q端 输入情况是一样的 可以通过读引脚或锁存器两种方式把信息读进来 4 P3口的口结构 P3口是个多功能端口 主要使用其第二功能 在单片机应用中起到重要作用 置1 读 1 第二输出功能包括串口输出端TXD 写信号WR以及读信号RD 通过一个与非门加到V2的栅极上 从P3 X端口输出 2 第二输入功能包括串行输入端RXD 外部中断0 INT0 和外部中断1 INT1 定时 计数器T0和T1外部计数输入端口 4 P3口的口结构 4 P3口的口结构 2 3时钟电路和时序分析 2 3 1时钟电路2 3 2时序分析 2 3 1时钟电路 1 内部时钟2 外部时钟3 时钟信号发生器 1 内部时钟 单片机的振荡电路和时钟电路一起就构成了单片机的时钟系统 片内振荡器及时钟发生器 89C51单片机的内部有一个高增益的反相放大器 用于构成振荡器 XTAL1是反相放大器的输入端 XTAL2是反相放大器的输出端 在这两个端口之间跨接是石英晶体以及接两个补偿电容 就可以构成稳定的自激多谐振荡器 R1限流电阻 R2是偏置电阻 使得反相放大器工作在线性区 容易产生振荡 1 内部时钟 89C51可以使用外部振荡脉冲电路 外部振荡信号从XTAL1送进去 直接送到内部的时钟电路上去 2 外部时钟 2 外部时钟 选择内部振荡电路还是选外部时钟信号的依据 如果在所做的系统是以单片机为核心 其他时序都必须与单片机时序同步的话 或者说其他时序都以单片机为准 这种情况下就采用内时钟 产生一个振荡信号 通过对时钟信号进行分频处理后送到各部分 实现系统时序同步 假如说单片机系统只是一个大系统里面的子系统 而单片机时间需要由这个大系统来进行协调和处理 这种情况下就需要一个外时钟来进行同步 需要接一个外时钟信号 在不同的使用领域里面采用不同的时钟源 晶体振荡器的振荡信号从XTAL1端输入到片内的时钟信号发生器上 时钟发生器实际上是一个二分频的电路 对应产生两个时序 一个是P1 一个是P2 3 时钟信号发生器 2 3 2时序分析 1 时序相关的概念2 具体时序分析 1 时序相关的概念 CPU执行指令的一系列动作都是在时序电路的控制下一个节拍一个节拍进行的 它执行一条指令需要多长时间是以机器周期为单位 每个机器周期是CPU访问存储器一次所需要的时间 比如取指令 读存储器 写存储器等等 1 时序相关的概念 振荡周期 单片机中最基本的时间单位 是振荡源的周期 通过石英晶体振荡电路产生振荡周期 时钟周期 又称为状态周期S 是振荡周期的2倍 是振荡周期通过二分频得到 分成P1节拍和P2节拍 在P1节拍通常完成算术逻辑操作 而在P2节拍通常完成内部数据寄存器间的数据传送 1 时序相关的概念 机器周期 一个机器周期它是由6个状态时间 12个振荡脉冲组成的 单片机通常是以机器周期为基准来进行计算和操作 指令周期 执行一条指令占用的时间称为指令周期 通常是由1 2或4个机器周期组成 1 时序相关的概念 外接晶体 Hz 6M12M振荡周期 s 1 61 12时钟周期 s 1 31 6机器周期 s 21指令周期 s 2 81 4 2 具体时序分析 1 取指令时序2 访问外部ROM的取指时序3 访问片外数据存储器时的时序 2 具体时序分析 1 取指令时序在51指令系统中 根据各种操作的繁简程度 从字节长度来分 可分为单字节 双字节和3字节 从机器指令执行的速度看 分单周期 双周期和4周期指令 单字节和双字节可能是单周期或双周期 而三字节都是双周期 只有乘除指令是4周期 2 具体时序分析 2 具体时序分析 2 访问外部ROM的取指时