触发器应用.doc

实验三：触发器应用一、实验目的1、掌握RS、JK、D、触发器的外部功能，组成及工作原理；2、掌握基本触发器功能的测试方法；3、掌握触发器的应用；二、实验内容1、验证（基本RS、JK、D）的功能。要求电路图、仿真图、仿真功能说明等；2、用常用的触发器（基本RS、JK、D）实现一个八位的地址寄存器。要求：写出实验方案；画出电路测试图；逻辑仿真，记录仿真图波形；下载验证，记录管脚分配和实验结果。三、实验原理及方案1、基本触发器的逻辑功能SR触发器电路图及真值表：SRClkQ00上升沿上一Q01上升沿010上升沿111上升沿未定义XX0上一Q JK触发器电路图、真值表及特征方程：Q*=JQ+KQD电路图、真值表及特征方程：Q*=D2、采用D触发器构成了一个八位的地址寄存器，电路原理图如下说明：八位地址寄存器使用74x74芯片，该芯片包含八个边沿D触发器，它们在公共时钟输入信号的上升沿同时采样输入信号并改变其输出信号。每个触发器都驱动一个三态缓冲器，三态缓冲器又驱动一个高电平的有效输出。所有三态门都共用一个低电平有效的输入端OEN。四、实验步骤：1、验证SR,JK和D触发器的逻辑功能（1）、在max+plus图形仿真器中画出电路图如下。（可将三个触发器电路图同时画在一个文件中，时钟信号使用同一个）（2）、保存文件至英文目录下（3）、编译：选择max+plus/complier进行编译，注意编译之前应将文件设为当前文件。编译成功后进行可仿真。（4）、三个触发器仿真波形图如下： 说明：对应213.6ns处sr输入为10时钟信号无效故输出为0，而后时钟信号跳变，输出为1。jk触发器在上一Q为0同时时钟信号有效时输出为1。D触发器在88ns附近已经符合条件，故开始输出为1。（5）、下载、先选择实验需要的芯片，单击device，选择Device Family FLEX10K，Devices：EPF10K20TC144-3。、对芯片进行管脚锁定，单击Maxplus/Floorplan/Editor。选择Layout/device View显示管脚分布图。导入电路图中各个信号，将电路图中的输入及输出对应芯片的输入输出管脚进行锁定。、单击Maxplus/programmer。再单击configure进行下载。、下载成功后，用实验箱对应管脚进行操作，并对结果验证。2、采用D触发器构成八位的地址寄存器（1）、在max+plus图形仿真器中画出电路图如前。（2）、保存文件至英文目录下。（3）、编译：选择max+plus/complier进行编译，注意编译之前应将文件设为当前文件。编译成功后进行可仿真。（4）、得八位寄存器仿真波形如下：说明：时钟信号及使能信号有效时当对应的输入引脚输入什么，对应的输出引脚输出什么。（5）、下载按照触发器下载验证方法对八位寄存器进行验证。五、实验总结：本次实验对RS、JK、D、触发器的外部功能，组成及工作原理进行了验证，所得波形图与下载到实验箱上的结果与真值表及特征方程符合。用D触发器实现一个八位的地址寄存器的电路。经过仿真及下载得到的结果也与理论符合的很好。当使能信号与时钟信号符合输出条件时，输出极为当时的输入信号。这次实验我更为深入的掌握了基本触发器的逻辑功能，并了解了怎样运用触发器设计一个寄存器电路。明白了地址寄存器的工作原理。六、实验日志：1、 通过了解八位地址寄存器的逻辑功能，我们可以将位数进行扩展，可以用两个74x374得到十六位地址寄存器。同样也可以用D触发器得到其他位数地址寄存器。2、 基本触发器