lcd控制驱动芯片设计实例

LCD专用控制系统设计,用LCD专用控制系统，将从上至下的设计概念融会贯通。,设计步骤：1.系统级分析,确定总体方案;2.将设计细分,进行模块划分;3.模拟仿真验证.,LCD专用控制系统的特点,8位8086/6800 MPU接口 内置32*80 RAM，80列SEG输出 丰富的指令集，便于MPU编程调节LCD显示驱动 宽的电源电压范围 VDD-VSS：-2.4V-5.0V VDD-V5 ：-3.5V-13.0V 低功耗CMOS工艺,LCD专用控制系统的功能,主要作用是为液晶显示器提供时序信号和显示数据，是计算机与液晶显示系统之间的接口。它既可以接受计算机的直接操作，又可以脱机独立控制液晶显示系统。具有以下功能：1）以总线形式提供MPU接口；2）以完整的逻辑控制电路和时序发生器实现各种显示功能；3）管理和控制显示存储器，便于MPU访问；4）为液晶显示器提供扫描时序信号和传输显示数据；5）提供功能齐全的控制指令集，便于MPU编程。,显示控制过程,1、向RAM写入显示数据 开始工作时，首先要对引脚进行设定。假定CS1=1，CS2=1片选有效，C86=1选择8080MPU，RES=1复位无效，P/S=1选择并行输入方式。然后MPU通过控制芯片接口模块向其输入指令代码即设置页地址的命令。指令代码一般由全指令或指令加数据混合组成。控制芯片根据引脚A0区分输入的是命令还是数据，根据引脚WR和引脚RD来判断读还是写。此时A0=0，WR=1，控制芯片便把其它作为命令输入指令译码器。译码器译出后产生正脉冲作为地址对应的端口选择信号。接下来MPU发出列地址设置命令。最后MPU向RAM写入显示数据，这时A0=1，控制芯片打开I/O双向门；MPU的数据先被送至BUS HOLD锁存，再由写命令译码后产生的写脉冲打开RAM I/O双向门，把八位显示数据写入RAM。再写入显示数据过程中，执行每条命令时MPU要从控制芯片芯片读出状态信息以判断此条命令是否能立即执行。,2、RAM 显示数据的输出控制,要将RAM中存储的数据输出显示，首先进行初始行设置。由于一帧显示RAM 中n行的数据，因此需要时钟信号来控制。由振荡器产生基本时钟信号，频率为Fcl.它一方面控制RAM中数据的输出到锁存器，另外同时产生行移位信号。二者配合完成一帧n行的数据输出。送入锁存器的显示数据还可受MPU外部命令控制产生正反显、全亮全灭等效果。,3、显示数据的驱动,待显示的数据必须转变为足够高功率的行列电压驱动控制LCD显示屏，因此锁存器所存的数据要送往列驱动电路进行电平转换，并经电压选择后在行驱动电路产生的移位信号的控制下输出显示。电压选择是通过前面所述的原理为防止交叉效应由电锁存源电路产生不同的电压作为显示和非显示选择电压。同时行列驱动电路还受外部命令及时序控制电路控制产生上下扫描变换、指示行闪烁等效果。,动态驱动法就是逐行、循环给行列电极施加选择脉冲若一帧的扫描行数是N，则1/N称为占空比系数 扫描行数增加时需要提高电压的有效值以保证显示质量,LCD驱动原理,RAM和MPU读写操作的原理图,RAM和LCD DRIVER输出的关系图,驱动示例波形,总体方案,基本功能与RAM以及显示屏匹配的显示数据管理特殊功能正反显、正反方向、闪烁以及滚屏,芯片BLOCK及功能的分析设计,MPU interfaceRAM circuitCommand decoderDriversPower supply circuitDisplay timing generation circuitBus holder,MPU interface模块,该模块是芯片系统与MPU通信的接口，数据交换的通道。MPU通过它对芯片系统进行控制，向芯片系统中写入命令和显示数据，或从芯片系统中读出状态和显示数据。与通常的数据、命令双通道不同，芯片系统中只有一个混合输入通道，对命令和数据的区分、识别工作不是由MPU interface完成。而是由Command decoder模块完成。由于不同MPU控制信号的定义不同，读/写操作又分并行、串行两种方式，因此为提高芯片系统兼容性，接口的设计就要考虑多种情况。芯片系统通过增加内部组合逻辑的复杂性，可以兼容6800 series和8080 series两种主流MPU的控制信号，支持串行、并行操作。,MPU INTERFACE的主要功能分析,操作模式选择,串行操作时序,MPU INTERFACE的主要功能分析,工作模式选择,68/80通用接口电路,INTERFACE结构,STP转换电路,Command decoder模块,该模块是LCD芯片的控制中心，担负着区分数据/命令，解释输入指令的重要作用。它对用户的各种输入信息进行识别，向相关模块发出控制信号，由后者完成指令实现可编程性。正是由于其重要性，它的译码器结构采用了离子注入工艺，具有很高的保密性。,COMMAND DECODER（16条命令）,CMD_DECODER,CMD_DECODER为命令译码电路，即根据输入的命令字输出相应的电平信号或者脉冲信号。本电路是由晶体管阵列和简单的组合逻辑、触发器电路组成。具有电路结构简单、易于加密的特性。,译码电路,真值表,上述译码器结构的优点在于逻辑设计非常简单；布局布线方便；如果NMOS列制造采用离子注入工艺，可起到逻辑加密效果。而门阵列结构译码器存在的问题是，逻辑设计复杂，布局布线工作量大，门单元复杂，可能存在竞争、冒险。优点是便于采用逻辑综合方法设计。译码使能信号EN是一个正脉冲信号，所以控制线输出也是一个正脉冲，可以利用该正脉冲的边沿对FF、Latch进行控制，如果需要电平控制，则需加上RS-FF电路将脉冲转换为电平。,BUSY电路,当系统处于译码状态时BUSY信号为高电平 BUSY信号为高，外部信号进不到芯片内部，这可以防止芯片的误操作,Bus holder模块,该模块由八个互锁的CMOS倒相器组成，与Data bus相连，具有锁存Data bus数据，维持Data bus数据稳定的作用。首先，在MPU的写信号有效期间，指令来不及被译码执行。用Bus holder将指令暂存，既可向Command decoder和各命令寄存器提供稳定的输入信号，满足命令译码和执行的要求；又与MPU写信号脉冲的宽度并行不悖。其次，在MPU的读信号有效期间，RAM内的数据来不及被读出到MPU。用Bus holder将数据暂存，在下一次读信号有效期内读出，与MPU读信号脉冲的宽度相匹配。,BUS HOLDER,所有输入、输出数据以及命令字都首先保存在内部数据总线上，以供下次操作。,RAM模块,RAM内含Page address circuit 、Column address circuit、I/O buffer。通过Page address和Column address，MPU可选中RAM中的一个字（8 bits 或1 bitDisplay Normal/Reverse等一些实用功能。,RAM 模块的主要功能分析,RAM的功能：作为LCD显示的缓冲； 以字节为单位与MPU交换数据 以80位为单位向LCD输出显示数据RAM的操作：与MPU的操作通过COLUMN和PAGE 地址及I/O缓冲器配合进行 显示数据的输出通过LINE地址和显示 LATCH电路的配合进行 所需的时钟由内部产生,RAM阵列,RAM单元结构,PAGE选择电路,行列译码电路,Y283 Display OnY282Display all points Off RESB Y229Display start line set,Column decoder/Line decoder,LATCH单元电路,COM Shift register,在RAM中数据输入到DRIVER中时，它首先输入到数据LATCH中，再输出到DRIVER中,SRD、SLD分别为右移和左移的数据信号，SRCKB、SRCK决定移位方向， SHIFT_CLK和CLKB是移位元时钟信号，OUT为移位元输出信号。,列数据移位电路模块,Display timing generation模块,该模块是实现显示输出的时序信号产生中心。它通过时序逻辑和组合逻辑产生多个时序信号，控制Line address circuit、Line decoder、Display data latch circuit实现RAM数据的整行输出；控制COM shift register实现COM driver的行扫描；控制Voltage booster circuit实现工作电压自提供；,振荡电路,TIMING模块的时序产生电路,基本时钟：2kHz,六进制异步计数器,Drivers模块,该模块是控制芯片与液晶显示器的接口，其作用是提高驱动能力、实现偏压显示、实现偏压极性的交流转换。它包括COM drivers，SEG drivers。SEG drivers向液晶显示器提供显示数据；COM drivers向液晶显示器提供行扫描信号。在COM和SEG的配合下，实现RAM矩阵内容的液晶显示。,Voltage change circuit,驱动电路,J1-J4与FR以及COM和SEG输出的数据有关,DRIVER模块的主要功能分析,Segment Out vs. RAM & FR,Power supply circuit模块,该模块包括数字电路的控制部分和几乎全部的模拟电路。电路提供驱动LCD显示需要6种电源，这六种电源从大到小依次排列如下：VDD、V1、V2、V3、V4、V5。从总体结构上分为6个部分：电源控制部分；VOUT产生电路；V5产生电路；V1 V4产生电路；TEST1 TEST4产生电路。,控制芯片的典型应用,级联,SED1521和SED1521级联,控制芯片的典型应用,1/16 DUTY 2*23字符,1/32 DUTY 4*33字符,LCD 控制芯片设计的关键技术,BUSY BUS_HOLDER CMD_DECODER RAM LATCH,LCD控制芯片设计的模拟验证,Verilog：BLOCK & WHOLE CHIP模拟 （除去DRIVER电路）HSPICE：RAM CELL、MPU INTERFACE、 DRIVER CELL、CMD_DECODER、TIMINGPOWRMILL：BLOCK & WHOLE CHIP模拟,WHOLE CHIP模拟的分类,工作模式：80 68,电压：2.4V 3V 5V 5.5V,温度：-30 25 85,电路工作状态：access、display,WHOLE CHIP模拟结果（1）,表1 80工作方式模拟结果,80工作方式模拟结果,WHOLE CHIP模拟结果（2）,68工作方式模拟结果,LCD控制芯片的模拟验证,1、VERILOG：BLOCK & WHOLE CHIP模拟 （不包括DRIVER电路）2、HSPICE：RAM CELL、MPU INTERFACE、 DRIVER CELL、CMD_DECODER、TIMING3、POWRMILL：BLOCK & WHOLE CHIP模拟,LCD控制芯片模拟情况的考虑,1、VERILOG模拟：BLOCK（不包含DRIVER，RAM 模块用RTL代替）、WHOLECHIP（包括所有的工作 模式）2、HSPICE模拟：BLOCK（TIMING、MPU INTERFACE、RAM、COMMAND DECODER、DRIVER等）3、POWRMILL模拟：BLOCK、WHOLECHIP,WHOLECHIP POWRMILL模拟的考虑,WHOLE CHIP模拟结果(INTEL8080),表1 80工作方式模拟结果,WHOLE CHIP模拟结果（M6800),表1 80工作方式模拟结果,液晶显示的单片机控制程序,小 结,1.数字系统由控制电路和受控电路组成，控制电路受时钟的控制。,2.从上至下的设计方法是从宏观的总体要求入手，