八路竞赛抢答器设计书.doc

八路竞赛抢答器设计书1 设计的意义及要求1.1 设计的意义在很多电视竞赛和娱乐节目中，我们可以看到抢答器作为一种工具,已经广泛应用于各种智力和知识竞赛场合.。 1.2设计任务与要求 1.任务和要求八路抢答器用于8人抢答，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。在这里主要用的是button开关，设置一个给主持人清零的开关，以便能开始新的一轮的抢答。用七段数码显示管显示获得优先抢答的选手的编号，抢答器具有数据锁存功能，并将所锁存的数据用数码管显示出来，后动作的选手的编号无法显示，一直保持到工作人员清零结束为止。2 设计的方案2.1设计思路 根据设计的任务及要求，我主要将系统设计分为3大功能模块：主电路、数据采集电路、控制电路。主电路主要是由译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器（对抢答的编号进行锁存）、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、以下是我设计的总体框图：如图下所示优先编码模块锁存器（8D锁存）选手抢答门电路（控制部分）译码器七段数码显示管2.2方案设计 方案一电路图如下2.2.1 器件选择整个电路的电子器件有：，74LS48，74HC04，74LS373，74LS147，74HC30，74LS86，七段数码管以及若干开关和电阻。我详细介绍一下我所设计的这两个电路中所用到的重要器件（74LS48和 74LS373）：74LS373 74373八D锁存器为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 373引出端符号： D0D7-数据输入端OE-三态允许控制端 LE-锁存允许端 O0-O7-输出端 74LS373外部管腿图、真值表、逻辑图，如下图3所示： 图一 外部管脚图 图二 逻辑图 表一 真值表图3 74LS373外部管腿图、真值表、逻辑图真值表中：L低电平； H高电平； X不定态； Q0建立稳态前Q的电平； G输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE使能端，接地。当G=“1”时，74LS373输出端1Q8Q与输入端1D8D相同；当G为下降沿时，将输入数据锁存。74LS48 4线七段译码器/驱动器（BCD输入，有上拉电阻） 简要说明 输出端（Ya-Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出 015 时，消隐输入（ ）应为高电平或开路，对于输出为0 时还要求脉冲消隐输入（ ）为高电平或者开路。当 为低电平时，不管其它输入端状态如何，YaYg均为低电平。当RBI和地址端（A0A3）均为低电平，并且灯测试输入端（ ）为高电平时， Ya Yg为低电平，脉冲消隐输出（ ）也变为低电平。当 为高电平或开路时， 为低电平可使YaYg均为高电平。48 与248 的引出端排列、功能和电特性均相同，差别仅在显示6 和9,248 所显示的6 和9 比48 多出上杠和下杠。引出端符号 A0A3 译码地址输入端 / 消隐输入（低电平有效）/脉冲消隐输出（低电平有效） 灯测试输入端（低电平有效） 脉冲消隐输入端（低电平有效） Ya-Yg段输出 双列直插封装 功能表2.2.2方案具体思路基于八路抢答器所要满足的任务要求：八路抢答，编码电路，译码显示电路，显示器显示先抢答者得编号且后动作者无效，以及裁判的清零作用。从各个要求来说明我的设计思路。 1.八路抢答在这里准备8个按钮，开关选择触点开关，按下去自动复位，避免每次裁判清零的时候选手还要将开关归位 2编码电路显示器显示1-8号选手，所以在这里我选择的是74LS147,147是十进制优先编码器，一共1-9个输入信号，在这里我取1-8端作为输入端，输入输出都是低电平有效3 译码显示电路由于是8线3线译码器，所以我选择的是74LS48，其输入输出都是高电平有效，所以编码器与译码器之间通过非门连接，才能实现正确的编码译码显示器通过七段数码显示即可4.显示先抢答者编号且后动作者无效在这里我想到使用锁存器，我选择74LS373八D锁存器，其输出端直接与总线相连，使用比较方便，当三态允许控制端 OE 为低电平时，O0O7 为正常逻辑状态，可用来驱动负载或总线。当OE 为高电平时，O0O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响，所以让OE端直接连接低电平，驱动负载总线。 另外当锁存允许端 LE 为高电平时，O 随数据D 而变。当LE 为低电平时，O 被锁存在已建立的数据电平。所以通过控制LE端的高低电平状态从来实现所存功能，满足显示器只显示先抢答者的编号，后动作者无效。5.裁判清零功能一旦有人抢答时，锁存器锁存控制端LE处于低电平，裁判按下清零键，通过异或门连接到LE端的为高电平，此时8D锁存器输出端电平随输入端电平，所以8输入与非门输出的为低电平，而在触点开关复位之后，异或门两输入端分别为高低电平，所以输出为高电平，所以LE连接为高电平，可以实现下一轮的抢答。方案二电路图如下2.3 方案比较我的方案中是用锁存器74LS373作为锁存电路，另一组方案中是用2片四D触发器作为锁存电路；我的方案中是通过锁存器373的使能端LE来控制清零，而小组方案中是控制四D触发器的清零端来实现清零；我的编码电路和另一种方案均是采用147芯片，是10位编码器，；译码显示电路都一样，用7448译码然后通过七段数码管显示。相比于方案二，我的方案用到的门电路以及芯片较少，做成实物的难度稍小点，调试过程中出现的问题也会少些。3.各功能模块说明 根据设计任务与要求，我初步将系统分为3大功能模块：主电路、数据采集电路和控制电路3.1.主电路由译码、显示电路两部分组成。译码器我选择的是74LS48七段译码，显示部分采用七段数码管，如下图所示 3.2.控制电路由锁存控制和门电路两部分组成。锁存电路：八D数据锁存器 采用八D数据锁存器74LS373，抢答前应使锁存允许LE=1，此时允许选手抢答，当有选手抢答有效时，要利用控制电路中的LE=0，使数据被锁存，其它选手就抢答无效了。 抢答前 抢答后门电路的主要由8输入的与非门和异或门组成，开始抢答前，八个高电平输入到与非门，出来的是低电平，与裁判控制处的高电平异或，输出高电平，所以锁存器在抢答前是连接高电平的，一旦有人抢答，8输入与非门输出高电平，通过与高电平的异或，输出低电平，锁存器实现所存功能，所以后抢答的人无效。当裁判按下触点开关，锁存被打开，LE端低电平变为高电平，实现清零功能 3数据采集电路（1）八路抢答开关 为8位选手提供8个抢答的按钮，这样可以在松开按钮后及时复位，为下次做准备。这部分我利用的是试验仪上的8个触点开关。（2）.优先编码器 采用优先编码器74LS147是十进制专用编码器集成芯片，编码输入为I1 I9 ，一共9个编码输入信号，无零输入端，我在这里选用1-8号输入端，控制数码管显示0-8这八个数字，输入输出端均为低电平有效。 4 电路的装配与检测调试 4.1 电路的装配1由图中所示的八路抢答器的总体方框图，按照各个模块的流向分单元装配，逐级级联。2我接好电路后，开始检验我的结果。3检测完电路后，开始验证，首先8位选手进行抢答，一旦有人抢答后再有人抢答，显示管不显示后动作者（与设计要求相符）4另外，按下裁判的清零键，显示数据清零，下一轮抢答可以开始。（与设计要求相符） 4.2调试方法电子电路调试方法有两种：分块调试和整体调试（1）分块调试法分块调试是把总体电路按功能分成几个模块，对每个模块分别进行调试。模块调试的顺序最好按信号的流向，一块一块进行，逐步扩大调试范围，最后完成总调。实施分块调试有两种方法一种边安装边调试；另一种是总体电路一次组装完毕后再分块调试。分块调试的优点：问题出现范围小，可及时发现，易于解决。（2）整体调试此种方法是把整个电路组装完毕后，不进行分块调试，实行一次性总调。43调试步骤（1）检查电路对照电路图认真检查电路，首先查看电源是否接错或与地短接，然后检查各芯片是否安装牢固，最后对照电路图认真查看各芯片的管脚是否接错、漏接或出现多接线的现象。（2）接通电源观察在检查电路无误后，接通电源，如果出现异常现象立即关闭电源，观察各个单元电路是否能够正常工作，找出出错的单元电路，如果有错，则用万用表对各个电路逐个检查，直至查出错误，并加以改正。（3）对各个功能电路的检测闭合工作开关，观察显示结果是否正确，如果存在问题继续调试。调试结束后观察调试后的结果是否符合设计要求。4.4调试结果接通电源后，第一次的调试的结果是，置数不是24并且不能计数。我们根据可以正常工作的部分来进行分析，一步一步的检查，分析哪部分的设计是没有问题的，然后根据出问题的部分再进行分析，然后继续调试，最终得到了正确的电路。最后调试到各部分电路。45调试中故障及解决办法由于电路中的芯片、插线、面包板的质量、接触等都存在一定的问题，故调试中出现问题是不可避免的。在调试的过程中，发现数码管不能置数，不能完整显示抢答者编号，逐个单元电路检查线路后发现弄反了高低输入端，改正后发现能实现电路所要求的所有功能。经过检测电路出现了一点故障，但是经过耐心检查，电路能实现所要求所有功能，实验比较成功。 5 仿真操作步骤及使用说明1 运行仿真软件proteus2 进入操作界面，新建工程界面如下 、3 根据对象类型选择图标，选择所需要的元件4 加载元件库选择器件5 完成电路图结束语心得体会在设计之前，参考了许多相关的资料。在设计中又参考了以前讲过的抢答器的原理图，所以我初步有了基本的思路。 但着手设计时，又出现了许多未预料到的问题，首先就是元器件的选择，在选择编码器时，是采用普通编码器还是优先编码器。普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。所以选择了优先编码器。但是74LS系列中众多不同管脚的类型，选择哪个作编码器。考虑到显示显示1-8号，经过查找，选择了74LS147，因为想用数字的形式显示抢答者的编号，所以选择了数码显示管，但数码显示管不能直接连接，数码显示管需要由TTL或CMOS集成电路驱动，所以在TTL还是CMOS集成电路上又进行了比较和选择。最后选择了数显译码器，用它将输出的二进制代码译成相对应的高、低信号，用其作为数码显示管的驱动信号，数码显示管显示出相对应的选手编号在一些设计原理上也遇到了许多新问题。发现当电源接通后，数码显示管不能显示编号，有几段不能显示，经同学以及老师的指证，发现导通的原因，并及时的改正。 通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多在数电掌握的不太牢的知识，感觉学到了很多东西。二周的课程设计，让我知道 ，要设计出一个完整的电路必须要有耐性和坚持下去的毅力。在整个电路的安装调试的过程中，花费时间最多的是各个元件电路的连接，电路的细节设计以及连完线路后的检查工作上，其中在连接电路是出现问题比较多，在各元件的连接的调试的时候出现了问题在老师的指导和讲解下我门有了更深刻的认识，同时对元件的原理的功能了解的更多更深刻。在这次过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当的烦琐，需要花很长时间检查电路故障，分析原因，看到乱糟糟的线，我都快有了放弃的思想，但是最终我坚持下来了，通过不断的调试，连接，最终排除故障，完成实物连接。 总之，这次实验过程中我受益匪浅，我和我的小组成员实现了课题所要求的结果。不仅培养了我的设计思维，增加了动手操作的能力。更能体会到完成任务后的喜悦。附录一参考文献1. 包亚萍主编.数字逻辑设计与数字电路实验技术.中国水利出版社，20032. 周惠朝.常用