第三章集成逻辑门

第三章集成逻辑门 3 1晶体管的开关特性 3 3CMOS电路 3 2TTL集成逻辑门 下一页 前一页 退出 3 4VHDL描述逻辑门电路 3 1晶体管的开关特性 下一页 前一页 退出 1 静态特性 二极管加正向电压时导通 伏安特性很陡 压降很小 硅管 0 7V 锗管0 3V 可以近似看作是一个闭合的开关 二极管加反向电压时截止 截止后的伏安特性具有饱和特性 反向电流几乎不随反向电压的增大而增大 且反向电流很小 nA级 可以近似看作是一个断打开的开关 伏安特性 0 uD iD 导通时的等效电路 截止时的等效电路 一 二极管的开关特性 存储时间 2 动态特性 当uD为一矩形电压时 电流波形的不够陡峭 不理想 0 0 渡越时间 漏电流 iD uD uD iD 上升时间 二极管VD的电流的变化过程 上升时间 二极管从截止到导通所需的时间 反相恢复时间 二极管从导通到截止所需要的时间 等于存储时间 渡越时间 其值远远大于上升时间 二极管的速度主要取决于反相恢复时间 在数字电路中工作在饱和区或截止区 开关状态 下面以NPN硅管为例进行分析 二 三极管的开关特性 ui uiL 0 iB 0 ic 0 uo ucc ui uiH iB iC Uo ucES 0 三极管开关等效电路 ube 0 7V S闭合 ube 0 7V S断开 定义饱和深度 临界饱和基极电流 可靠饱和条件为 iB IBS 1 三极管的开关特性 2 三极管的动态开关特性 当基极施加一矩形电压uI时 截止到饱和所需的时间称为开启时间ton 它基本上由三极管自身决定 iC uCE uI iB uO iC uO波形不够陡峭 iC uO滞后于uI 即三极管在截止与饱和状态转换需要一定的时间 这是由三极管的结电容引起的 内部载流子的运动过程比较复杂 uI iC uO UIL UIL ICS 0 Ucc UCES ton toff 饱和到截止所需的时间称为关闭时间toff 它与饱和深度S有直接关系 S越大toff越长 3 2TTL集成逻辑门 工作原理 1 当A B C全接为高电平5V时 二极管D1 D3都截止 而D4 D5和T导通 且T为饱和导通 VL 0 3V 即输出低电平 2 A B C中只要有一个为低电平0 3V时 则VP 1V 从而使D4 D5和T都截止 VL VCC 5V 即输出高电平 所以该电路满足与非逻辑关系 即 一 DTL与非门 1 TTL与非门的基本结构 输入级 多发射极三极管在功能上相当于三个三极管的并联运用 5V 二 TTL与非门 中间级 输出级 2 TTL与非门的逻辑关系 1 输入全为高电平3 6V时 实现了与非门的逻辑功能之一 输入全为高电平时 输出为低电平 由于T2饱和导通 VC2 1V T4和二极管D都截止 由于T3饱和导通 输出电压为 VO VCES3 0 3V 该发射结导通 VB1 1V T2 T3都截止 2 输入有低电平0 3V时 实现了与非门的逻辑功能的另一方面 输入有低电平时 输出为高电平 忽略流过RC2的电流 VB4 VCC 5V 由于T4和D导通 所以 VO VCC VBE4 VD 5 0 7 0 7 3 6 V 综合上述两种情况 该电路满足与非的逻辑功能 即 1V 0 4V 下一页 前一页 退出 3 TTL与非门提高工作速度的原理 1 采用多发射极三极管加快了存储电荷的消散过程 当输入全接3 6V时 Vb1 1 4V时 T1管集电结 T2管发射结导通 正向驱动电流很大 T2管快速饱和 当输入中有一个由 基极电流ib1流向低电平输入端 多射极管工作放大状态 ic1 ib1 ib2 ib2是T2管的反向驱动电流 使T2管快速截止 缩短了开关时间 多射极管的优点 对T2管提供很大的反向驱散电流 使T2管很快由饱和转变为截止 T1 3 6V T2 VCC 下一页 前一页 退出 2 采用了推拉式输出级 当T4 D导通时 射极输出 输出阻抗小 当T3导通时 T3为深度饱和 输出阻抗也小小 故TTL电路的负载能力强 当遇到容性负载是 其冲放电速度快 另当T2截止时 T4饱和 这样导致T3上由一个很大的瞬时大集电极电流 促使T3迅速退出饱和状态转向截止 下一页 前一页 退出 三 TTL与非门的主要外部特性 1 电压传输特性 输出电压随输入电压变化的关系曲线 VI从0开始增加 测量相应的输出电压 VO f VI VI 0 6V以前 T1深饱和 T2 T4截止 VO 3 6V 电路处于关态 对应a b段截止区 0 1 VI 0 7V VC1 Vces1 VI 测试电路 截止区 a b VO随VI的增加而线性下降 对应曲线b c段 叫做线性区 VI iC2R2 VO 0 1 0 6 VC1 0 1 1 3 T1深饱和 T2导通 T4截止 0 6V VI 1 3V 测试电路 电压传输特性 线性区 VO V 3 2 1 0 a b c VI V VI 1 3V T1仍深饱和 T4开始导通 VO急剧下降 随着VI的继续增加 T3 D4趋向截止 T2 T4趋向饱和 电路由关态转向开态 对应于曲线c d段叫做转折区 VI继续增加 T2 T4饱和 T3 D4截止 T1倒置 VO Vces4 0 3V 电路进入稳定开态 测试电路 电压传输特性 转折区 VI V VO V 3 2 1 0 a b c d e 输出高电平 VOH 3 6V 1 输出电平 输出低电平 VOL 0 3V 由于器件制造的非一致性 输出的高 低电平略有不同 因此 规定输出额定逻辑电平为 电压传输特性曲线上反映出与非门几个主要参数 即当输入为低电平时电路的输出电平 即当输入为高电平时电路的输出电平 逻辑高电平为 3V 逻辑低电平为 0 35V VI V VO V 3 2 1 0 VOFF Vth VON VIH a b c d e 2 开门电平Von 关门电平Voff 阈值电平Vth 在保证输出为额定低电平 0 35V 条件下的输入高电平值 即输入高电平的下限值 称为开门电平VON 一般Von 1 8V 关门电平Voff 在保证输出为额定高电平 3V 的90 2 7V 条件下 允许输入低电平的上限值 称为关门电平Voff 一般Voff 0 8V 开门电平Von VIH Von 输出低电平时 保证 VIL Voff 输出高电平时 保证 阈值电平Vth 转折区中点所对应的输入电压 Vth 1 4V 是作为T3D4 T2T4导通和截止的分界线 即当VI1 4V输出为VOL 3 抗干扰能力 在输入信号中叠加干扰信号 电路能否满足输入 输出关系 用噪声容限来衡量 输入低电平噪声容限 如果 VI VIL 正向干扰 Voff 所以 输入低电平时噪声容限 VNL Voff VIL 不能保证输出为高电平 即 关门电平与逻辑低电平 0 35V 之差 称为电路的下限抗干扰容限 或低电平噪声容限 记为VNL 输入高电平噪声容限 VI VIH 负向干扰 Von 所以 输入高电平时噪声容限 不能保证输出为低电平 VNH VIH Von 逻辑高电平的最低值 2 7V 与开门电平之差 称为电路的上限抗干扰容限 或高电平噪声容限 记为VNH 如果 T1 T2 T3 T4 D4 VCC 5V F VI mA 1 输入特性 输入电流和输入电压之间的关系 iI f VI 首先规定电流方向 流入输入为正 流出输入为负 当 VI为低电平时 T1深饱和 T2 T4截止 iI 电流流出输入端 输入短路电流IIS 测试电路 2 TTL与非门输入特性 输入低电平电流IIL VI 0V时的输入电流称为 输入为低电平对应的电流 约为1mA T1 T2 T3 T4 D4 VCC 5V F VI mA T2 T4饱和 T1倒置 输入电流方向发生变化 从流出输入端变为流入输入端 称为输入漏电流 输入高电平电流 IIH 40 A 测试电路 输入特性曲线 iI 输入高电平电流IIH 当输入为高电平时 则 VIL 0 8V Ri接地 输入电压和输入电阻之间的关系 VI f RI 2 输入负载特性 将已知条件代入 求出Ri 0 91K 把RI 0 91K 叫做关门电阻 用ROff表示 RI ROff则不能保证输出为高电平 Vi正比于Ri 当Ri比较小时 若要求输出为高电平 T2 T4截止 继续增大RI值 当 1 4V VO VOL 0V 可求出Ri 2 5K 叫做开门电阻 用Ron表示 即 RI Ron时 相当于输入端接高电平 1 VO VOL 0V一般取Ron 5 10K TTL电路输入端悬空 开路 相当于接高电平 全悬空相当于输入接高电平 1 防干扰 将空脚通过电阻接电源 将空脚和其它输入脚接在一起 多余输入端的处理 根据已知电路写出逻辑表达式 RI ROff RI Ron RI ROff RI Ron 或非门输入端有一个 1 或非门封锁 与非门输入端有一个 0 与非门封锁 或非门输入端有一个 0 或非门开放 与非门输入端有一个 1 与非门开放 输出电压和输出电流之间的关系VO f io 当输出为低电平时 T4饱和 负载电流为灌入电流 其饱和等效电路和输出特性分别为 10 20 当灌入电流增加时T4的饱和程度要减轻 输出低电平随灌入电流的增加而略有增加 当灌入电流继续增加 使T4管脱离饱和进入放大 T4管输出低电平会随灌电流的增加而加大 如图AB段 在正常工作时 不允许工作于AB段 把允许灌入输出端的电流定义为输出低电平电流IOL 3 TTL与非门输出特性 1 低电平输出特性 与非门处于关态 T3 D4导通 T4截止 负载电流为拉电流 其等效电路和输出特性分别为 等效输出电阻为T3管射极输出电阻 即RO 100 从输出特性可以看出 当输出拉电流IO增加 会引起输出高电平下降 100 VO VOH 2 高电平输出特性 把允许拉出输出端的电流定义为输出高电平电流IOH 4 TTL与非门的带负载能力 1 输入低电平电流IIL与输入高电平电流IIH 输入低电平电流IIL 是指当门电路的输入端接低电平时 从门电路输入端流出的电流 约为1mA 产品规定IIL 1 6mA 输入高电平电流IIH 是指当门电路的输入端接高电平时 流入输入端的电流 产品规定 IIH 40uA 灌电流负载 当驱动门输出低电平时 电流从负载门灌入驱动门 2 带负载能力 当负载门的个数增加 灌电流增大 会使T3脱离饱和 输出低电平升高 因此 把允许灌入输出端的电流定义为输出低电平电流IOL 产品规定IOL 16mA 由此可得出 NOL称为输出低电平时的扇出系数 拉电流负载 当驱动门输出高电平时 电流从驱动门拉出 流至负载门的输入端 NOH称为输出高电平时的扇出系数 产品规定 IOH 0 4mA 由此可得出 拉电流增大时 RC4上的压降增大 会使输出高电平降低 因此 把允许拉出输出端的电流定义为输出高电平电流IOH 一般NOL NOH 常取两者中的较小值作为门电路的扇出系数 用NO表示 5 平均延迟时间 平均延迟时间的大小反映了TTL门的开关特性 主要说明门电路的工作速度 晶体管作开关应用时 存在着延迟时间td 存储时间ts 上升时间tr 下降时间tf 在集成门电路中由于晶体管开关时间的影响 使输出和输入之间存在延迟 平均延迟时间为 即存在导通延迟时间tPHL和截止延迟时间tPLH 与非门1截止 与非门2导通 UOH UOL 1 集电极开路的与非门 1 问题的提出 i 功耗 T4热击穿 UOL 与非门2 不允许直接 线与 与非门1 三 OC门 三态门 2 集电极开路 OC 门 以集电极开路的反相器为例 就是原反相器去掉T3 D2 T4的集电极内部开路 OC反相器符号 这样就可以带一些小型的继电器 实际上这种电路必须接上拉负载才能工作 负载的电源UCC2一般可工作在12 24V 三 OC门 三态门 输出低电平为0 3V T4饱和 输出的高电平接近UCC2 T4截止 输入 输出的电平不一致 这种功能叫电平转换 OC与非门输出并联后 所实现的逻辑功能是 Y A B C D 3 OC门的应用 这种功能叫线与 线与 电平转换 线与 2 三态 TS 门 三态门是指输出除了高 低电平 还有一个状态 高阻 当 当 叫做使能端 低电平有效 现以一个三态反相器为例介绍 D1 D2截止 实际上普通的反相器 实现正常的反相功能 时 D1 D2导通 迫使T2 T3 T4都截止 输出端就呈现高阻状态 时 使能端也有高电平使能的 A Y 三态反相器符号 三态门的典型应用 分时控制电路依次使三态门G1 G2 G7使能 且任意时刻使能一个 就将D1 D2 D7 以反码的形式 分时送到总线上 在一些复杂的数字系统中 如计算机 为了减少各单元电路之间的连线 使用了 总线 011 101 110 总线 双向传输数据线 当 G1使能 G2高阻 时 当 时 G2使能 G1高阻 X 数据从A到B 数据从B到A X 0 1 0 1 3 3CMOS门电路 一 MOS管的开关特性 PMOS管 NMOS管 当 uGS UT 时 MOS管工作在夹断区 开启电压 截止时漏源间的内阻ROFF很大 可视为开路 UGS ID NMOS管UGS UTMOS管夹断 PMOS管USG UTMOS管夹断 PMOS管 NMOS管 当 uGS UT 时 MOS导通 UGS ID 导通时漏源间的内阻RON约在1K 以内 且与UGS有关 UGS RON uI 0V时 T1导通 T2截止 输出与输入之间为逻辑非的关系 uI UDD时 T1截止 T2导通 T1为增强型PMOS T2为增强型NMOS 静态时T1 T2总是有一个导通而另一个截止 谓互补状态 所以把这种电路结构形式称为互补MOS Complementary SymmeteryMOS 简称CMOS 工作在互补状态 流过T1 T2的静态电流极小 静态功耗极小 这是CMOS电路最突出的一大优点 T1 T2 uI uo D1 D2 uO UDD uO 0 二 CMO反相器 UDD 2 UT 1 电压传输特性及噪声容限 传输特性特性很陡 阈值电压 从而获得了更大的输入噪声容限 UDD 2 UDD UDD增大时的特性曲线 2 输入特性 在正常情况下 其输入电流不大于1 A 且随着电源电压 5 15V 提高而增大 阈值电压 三 CMOS反相器的特性曲线 3 输出特性 在UDD 5V时 且输出电流不超出允许范围时 UOH 0 95UDD UOL 0 05V 1 其他逻辑功能的CMOS门电路 在CMOS门电路的系列产品中 除了反相器外常用的还有与门 或门 与非门 或非门 与或非门 异或门等 2 漏极开路的门电路 OD门 如同TTL电路中的OC门那样 CMOS门的输出电路结构也可做成漏极开路 OD 的形式 其使用方法与TTL的OC门类似 四 其他类型CMOS门电路 3 CMOS传输门和双向模拟开关 C和 若C 0 0V 若C 1 UDD 是一对互补的控制信号 T1的底衬接UDD T2的底衬接地 这时源极 漏极是可以互换的 输入 输出也可以互换 即是双向传输的 UDD 时 T1 T2均截止 输入与输出之间呈高阻态 ROFF 109 传输门截止 输入在0 UDD之间T1 T2总有一个导通 输入与输出之间呈低阻态 RON 1K 传输门导通 0V 时 利用传输门可以组合成各种复杂的逻辑电路 传输门的另一个重要用途是做模拟开关 用来传输连续变化的模拟电压信号 模拟开关广泛用于多路模拟信号的切换 如电视机的多路音频 视频切换 C 常用的模拟开关有CC4066四路双向模拟开关 在UDD 15V时的导通电阻RON 240 且基本不受输入电压的影响 这一点是无法用一般的逻辑门实现的 模拟开关的基本电路是由传输门和反相器组成的 目前精密的CMOS双向模拟开关的RON 10 如MAX312 313 314 3 4VHDL描述逻辑门电路 一 VHDL的基本组成 VHDL可以把任意复杂的电路系统视作一个模块 一个模块可主要分为三个组成部分 程序包语句 实体及实体声明语句其 结构体描述语句 LIBRARYieee USEieee std logic 1164 all 1 参数部分 程序包 程序包 IEEE标准的标准程序包 设计者自身设计的程序包 设计中的子程序和公用