TST交换网络的设计说明.doc

. . . . .*实践教学*兰州理工大学计算机与通信学院2012年春季学期交换原理课程设计题 目：T-S-T交换网络设计 专业班级： 通信工程（1）班 姓 名： 汪 燕 学 号： 09250137 指导教师： 蔺 莹 成 绩： 摘 要大型的数字交换网络普遍采用T-S-T（时分-空分-时分）三级结构，它由两个T级和一个S级组成，采用两个T级，可充分利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。本设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，完成语音用户间的交换。 关键词：时分交换芯片MT8980；空分交换芯片MT8816；T-S-T交换网络目录前言4第1章 TST网络及其组成51.1 时间接线器及其原理51.2 空间接线器及其原理51.3 TST数字交换网络6第2章 芯片介绍92.1时分交换芯片MT898092.1.1基本特性92.1.2 MT8980引脚图及其管脚说明92.1.3 MT8980工作原理102.2 空分交换芯片MT8816132.2.1 空分交换芯片MT8816基本特性132.2.2 引脚图及其管脚说明142.2.3 MT8816工作原理15第3章 TST网络的硬件设计与软件设计183.1 硬件原理框图183.2 具体设计思路183.3 容量分析203.4 软件设计步骤21第4章 设计不足及改进254.1设计特点及不足254.2 改进意见25第5章 设计总结26参考文献27前言交换的基本功能是在任意的入线和出线之间建立连接，或者说是将入线上的信息分发到出线上去。在减缓系统中完成这一基本功能的部件就是交换网络，因此交换网络是任何交换系统的核心。交换网络是有若干个交换单元按照一定的拓扑结构和控制方式构成的网络。交换网络含有三大因素，即交换单元，不同交换单元之间的连接和控制方式。拓扑结构和控制方式就可构成交换网络。交换单元又有空间和时间之分，空间交换单元也称为空间接线器，简称为S单元或S接线器，用来实现多个输入复用线与多个输出复用线之间的空间交换，而不改变其时隙位置。其功能是在时隙不变的情况下不同复用线上的交换，组成为交叉点矩阵（开关阵列）和控制存储器，控制方式有输入控制和输出控制。时间交换单元也称为时间接线器，简称为T单元或T接线器，用来实现时隙交换功能。所谓时隙交换是指入线上各个时隙的内容要按照交换连接的需要，分别在出线上的不同时隙位置输出。T接线器主要由话音存储器和控制存储器构成。T型接线器和S型接线器是程控交换技术中最基本的交换单元电路。单独的T接线器和S接线器，只适用于容量较小的交换机，而对于大容量的交换机通常选用空分交换芯片和时分交换芯片构成T-S-T交换网络，完成多语音用户间的交换。T-S-T交换网络是在电路交换系统中经常使用的一种交换网络，它是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。第1级T接线器负责输入母线的时隙交换。S接线器负责母线之间的空间交换。第2级T接线器负责输出母线的时隙交换。本次课程设计利用时分交换芯片MT8980及空分交换芯片MT8816来完成T-S-T交换网络的设计。第1章 TST网络及其组成1.1 时间接线器及其原理时间接线器简称T接线器，其作用是完成一条时分复用线上的时隙交换功能。T接线器主要由话音存储器(SM)和控制存储器(CM)组成如图所示，话音存储器用来暂存话音数字编码信息，每个话路为8bit。SM的容量即SM的存储单元数等于时分复用线上的时隙数。控制存储器用来存放SM的地址码(单元号码)，CM的容量通常等于SM的容量，每个单元所存储SM的地址码是由处理机控写入。图1.1 T接线器1.工作方式是针对SM而言（CM总是输出控制）2.话音存储器的位数总按8bit计算。3.话音存储器的容量等于输入母线上每帧的时隙数。4.控制存储器的容量等于话音存储器的容量，控制存储器每个单元的比特数决定于话音存储器的容量。1.2 空间接线器及其原理空间接线器简称S接线器，其作用是完成不同时分复用线之间在同一时隙的交换功能，即完成各复用线之间空间交换功能。在S接线器中，CM对电子交叉点的控制方式有两种：输入控制和输出控制。图1-2中S接线器采用输入控制方式，S接线器完成了把话音信息b从入线PCM1上的TS1交换到出线PCM2上；同时完成了把话音信息a从入线PCM2上的TS3交换到出线PCM1上。图 1.2 S接线器1.3 TST数字交换网络程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。大容量的TST、TSST、甚至级数更多的数字交换网络。T-S-T交换网络是在电路交换系统中经常使用的一种交换网络，它是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。第1级T接线器负责输入母线的时隙交换。S接线器负责母线之间的空间交换。第2级T接线器负责输出母线的时隙交换。以T型或S型时分接线器为基础，组成两级或两级以上的交换网称作数字交换网络。由于T型接线器可进行时隙交换，所以它可以独立工作。而S型接线器不能进行时隙交换，所以不能独立工作。TST交换网络交换原理图如下所示:图 1.3 TST交换网络原理图假定PCM0上的TS16与PCM15上的TS40进行交换，即两个时隙代表 A、B两个用户通过TST交换网络建立连接，构成双方通话。由于数字交换采用四线制交换，因此建立去（AB）和来话（BA）两个方向的通话路由。交换过程如下：(1)AB方向，即发话是PCM0上的TS16，受话是PCM15上的TS40。PCM0上的TS16把用户A的话音信息顺序写入输入T接线器的话音存储器的16单元，交换机控制设备为此次接续寻找空闲内部时隙，现假设找到的空闲内部时隙为TS8，处理机控制话音存储器16单元的话音信息在TS8读出，则TS16的话音信息交换到了TS8，这样输入T接线器就完成了TS16TS8的时隙交换。S接线器在TS8将入线PCM1和出线PCM15接通，使入线PCM1上的TS8交换到出线PCM15上。输出T接线器在控制存储器的控制下，将内部时隙TS8中话音信息写入其话音存储器的40单元,输出时在TS40 时刻顺序读出，这样输出T接线器就完成了TS8TS40的时隙交换。(2)BA方向，即发话是PCM15上的TS40，受话是PCM0上的TS16。PCM15上的TS40把用户B的话音信息顺序写入输入T接线器的话音存储器的40单元，交换机控制设备为此次接续寻找一空闲内部时隙，现假设找到的空闲内部时隙为TS136处理机控制话音存储器40单元的话音信息在TS136读出，则TS40的话音信息交换到了TS136，这样输入T接线器就完成了TS40TS136的时隙交换。S接线器在TS136将入线PCM7和出线PCM0接通，使入线PCM8上的TS136交换到出线PCM1上。输出T接线器在控制存储器的控制下，将内部时隙TS136中话音信息写入其话音存储器的16单元,输出时在TS16时刻顺序读出，这样输出T接线器就完成了TS136TS16的时隙交换。为了减少链路选择的复杂性，双方通话的内部时隙选择通常采用反相法。所谓反相法就是如果AB 方向选用了内部时隙x，则BA方向选用的内部时隙号由下式决定：x+n/2式中n为PCM复用线上一帧的时隙数，也就是说将一条时分复用线的上半帧作为去话时隙，下半帧作为来话时隙，使来去话两个信道的内部时隙数相差半帧。例如在图1-3中，AB 方向选用内部时隙TS8，x=8，则BA方向选用的内部时隙为8+256/2=136，即TS136。此外，个别程控数字交换机采用奇、偶时隙法安排双向信道。第2章 芯片介绍2.1时分交换芯片MT89802.1.1基本特性该器件是8线32信道数字交换电路。它内部包含串-并变换器，数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并-串变换器等功能单元。输入和输出均连接8条PCM基群(3032路)数据线，在控制信号作用下，可实现240256路数字话音或数据的无阻塞数字交换。电路的基本特性为：(1)输入信通容量为8线32路。输出信道容量为8线32路。(2)信道数据率64kbs。提供256路无阻塞数字交换。具有微处理器控制接口。(3)电源 +5V2.1.2 MT8980引脚图及其管脚说明 图2.1 MT8980引脚图 :时钟输入，频率为4.096MHz，串行码流由此时钟的下降沿定位。 :帧同步脉冲输入，它作为2.048Mbs码流的同步信号，低电平使内部计数器在下次负跳变时复位。 ：片选信号输入，低电平有效。DS ：微处理器接口时数据输入选通信号，高电平有效。 VDD ： 正电源。 VSS ： 负电源，通常为地。R ：微处理器接口时读、写控制信号，若输入高电平，为读出；若输入低电平，则为写入。 ：数据应答信号输出(开漏输出)，它为微处理器接口时数据证实信号，若此端下拉至低电平，电路处理完数据，通常 经909(W4)接+5V。ODE ：输出驱动允许。若该输入保持高电平，则STO0STO7输出驱动器正常工作；若为低电平，则STO0STO7呈高阻。但是如果利用软件控制方式，即使ODE为高电平，也可以置STO0STO7进入高阻态。CBO ：控制总线输出。每帧由256比特组成，每码元为接续存储器高位256个存储单元第1位的值。第0码流相应的码元先输出。 A0A5 ：微处理器接口时地址信号输入。 D0D7 ：微处理器接口时双向数据输入输出(三态)。STI0STI7 :8路串行输入的PCM基群(32信道)码流,速率为2.048Mbs。 STO0ST07 ： 8路三态串行输出的PCM基群码流，速率为2.048Mbs。2.1.3 MT8980工作原理MT8980由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成,如图2.2所示。图2.2. MT8980D功能框图串行PCM数据流以2.048Mbs速率(共32个64kbs，8比特数字时隙)分八路由STI0STI7输入，经串-并变换，根据码流号和信道(时隙)号依次存入2568比特数据存储器的相应单元内。控制寄存器通过控制接口，接受来自微处理器的指令，并将此指令写到接续存储器。这样，数据存储器中各信道的数据按照接续存储器的内容(即接续命令)，以某种顺序从中读出，再经复用、缓存、并-串变换，变为时隙交换后的八路2.048Mbs串行码流，从而达到数字交换的目的。 接受存储器的容量为25611位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。另外，由于输出多路开关的作用，电路还可以工作于消息模式(message mode)，以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。 接续存储器的容量为25611位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。另外，由于输出多路开关的作用，电路还可以工作于消息模式(message mode)，以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。 微处理器对电路的控制主要体现在对内部存储器的读写操作，控制格式为：1.地址线(A5A0)：若A50，选择控制寄存器，所有操作均针对控制寄存器。若A51，则由A4A0选择输出码流的信道号（时隙号），如下面寻址表所表1. 寻址表A5A4A3A2A1A0地址寻址位置0XXXXX00-1F控制寄存器10000020时隙010000121时隙11111113F时隙312.控制寄存器格式：图2.3 控制寄存器格式b7 ：分离方式选择位。当b71时，无论b3、b4是什么状态，所有读操作均读自数据存储器；所有写操作均写至接续存储器低8位。b6 ：输出方式选择位。当b61，ODE1时为消息方式；当b60为交换方式。b5 ：不用。b4、b3 ：存储器选择位：00 ：测试芯片时用，通常不能设成此状态。01 ：选择数据存储器。10 ：选择接续存储器低8位。11 ：选择接续存储器高8位。b2b0 ：码流地址位，决定所选下一操作的输出码流号。3.接续存储器高3位格式：图2.4 接续存储器高3位格式b7b3 ：不用。若读操作时，均置为0。b2 ：当b21时，工作于消息方式，接续存储器低8位内容被作为数据送至输出码流中；当b20时，工作于交换方式，即接续存储器低8位的内容作为数据存储器的地址，将输入信道数据读到交换所要求的输出码流的相应时隙中。b1 ：外部控制位。其内容将在下帧从CBO端输出。b0 ：输出允许位。当ODE1时，且控制寄存器b60，若此位为1，则数据输出到相应码流和时隙中；若为0，则输出时隙呈高阻3.接续存储器高3位格式：图2.6 接续存储器低8位格式其中：b7b5 ：码流地址位。这3位的二进制数确定输入码流号，如若b7b6b5100，则接续存储器选中STI4存入的数据存储地址。b4b0 ：信道地址位。这5位确定b7b5所选中码流的信道(时隙)号。但接b21时，便转入消息方式，b7b0的内容会被直接送至相应输出码流中。MT8980共有8条2.048Mb/s 速率的PCM串行输入码流，每个码流中共有32个8比特数字时隙（信道），输入的各信道数据经串并转换后存入该信道对应的数据存储器中（片内有256个8比特的数据存储器）。MT8980共有8条2.048Mb/s 速率的PCM串行输出码流，每个码流中共有32个8比特数字时隙（信道），每个输出信道（时隙）都有一个11位的接续存储器和它对应。2.2 空分交换芯片MT88162.2.1 空分交换芯片MT8816基本特性该芯片是816模拟开关阵列，它内含7128线地址译码器，控制锁存器和816交叉点开关阵列，其电路的基本特性为： 1、816模拟开关阵列功能 2、导通电阻（VDD=12V） 45 3、导通电阻偏差（VDD=12V） 5 4、模拟信号最大幅度 12VPP 5、开关带宽 45MHZ 6、非线性失真 0.01% 7、电源 4.513.2V 8、工艺 CMOS（1）mt8816功能图如图2.7所示图2.7 空分交换网络芯片MT8816功能图（2）MT8816地址译码表如下所示：表2.1MT8816地址译码真值表(3)MT8816交换矩阵示意图如图2.8所示图2.8 MT8816交换矩阵示意图2.2.2 引脚图及其管脚说明图2.3 空分芯片MT8816管脚图COL0COL7 列输入输出，开关阵列8路列输入或输出。ROW0ROW15 行输入输出，开关阵列16路列输入或输出ACOL0ACOL2 列地址码输入，对开关阵列进行列寻址。AROW0AROW3 行地址码输入，对开关阵列进行行寻址。ST 选通脉冲输入，高电平有效，使地址码与数据得以控制相开关 的通、断。在ST上升沿前，地址必须进入稳定态，在ST下降 沿处，数据也应该是稳定的。DI 数据输入，若DI为高电平，不管CS处于什么电平，均将 全部开关置于截止状态。RESET 复位信号输入，若为高电平，不管CS处于什么电平，均将全部开关置于截止状态。CS 片选信号输入，高电平有效。VDD 正电源，电压范围为4.513.2V。VEE 负电源，通常接地。VSS 数字地。2.2.3 MT8816工作原理MT8816是一片816模拟交换矩阵CMOS大规模集成电路芯片，如图16-3所示，图中有8条COL线（COL0COL7）和16条ROW线（ROW0ROW15），形成一个模拟交换矩阵。它们可以通过任意一个交叉点接通。芯片有保持电路，因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。CPU可以通过地址线ACOL2ACOL0和数据线AROW3AROW0进行控制和选择需要接通的交叉点号。ACOL2ACOL0管COL7COL0中的一条线。ACOL2ACOL0编成二进制码，经过译码以后就可以接通交叉点相应的COLi；AROW3AROW0管ROW15ROW0中的一条。AROW3AROW0编成二进制码，经过译码以后就可以接通交叉点相应的ROWi。例如要接通L1和J0之间的交叉点。这时一方面向ACOL0ACOL2送001，另一方向面向AROW3AROW0送0000，当送出地址启动门ST时，就可以将相应交叉点接通了。图中还有一个端子叫”CS”，它是片选端，当CS为”1”时，全部交叉点就打开了。2.3单片机AT89C51芯片介绍AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。管脚介绍:P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口：P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出图2.4 单片机AT89C51的管脚排列图第3章 TST网络的硬件设计与软件设计本次设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，其中，输入级T型接线器为顺序写入、控制读出（输出控制），中间级S型接线器为输入控制方式，输出级T型接线器工作方式为顺序写入、控制读出（输出控制），完成多语音用户间的交换。3.1 硬件原理框图具体原理框图如下所示：时分芯片MT8980时分芯片MT8980空分芯片MT8816锁存器74HC573vP25P24 P23单片机AT89C51图3.1 T-S-T交换网络原理框图3.2 具体设计思路这次设计我利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，用单片机AT89C51来控制完成多语音用户间的交换。硬件图如图纸上所画。TST数字交换网络的控制系统主要由处理机和存储器组成, 处理机通过软件程序来指令硬件、软件协调动作; 存储器用来存放软件程序及有关数据。控制系统是程控交换机的核心, 其主要任务是执行存储程序和各种命令, 以控制相应的硬件, 实现信息的交换和系统地维护和管理功能。控制系统的主体是微处理机, 包括CPU、存储器、I/O 设备及相应软件。本此设计采用AT89C51 作为微处理机, AT89C51 与MT8980之间的接口信号主要有地址线A0A5、数据线D0D7、片选信号/CS、读写信号R/W、数据输入选通信号DS、数据应答信号/DTA。连接方式及功能如表3.1所示。表3.1 硬件设计连接方式及功能芯片连接方式实现功能AT89C51P15和P14分别连接MT8980的DTA和DS实现数据交换的同步, 在DS信号的上升沿时刻, 如果MT8980的片选信号/CS、数据线、地址线以及读写信号R/W 有效, 则CPU开始对MT8980进行读或写操作。当MT8980与89C51 之间完成相应的数据发送或者接收之后, DTA 送出一个下降沿, 表示这次数据交换完成,然后通过软件来控制具体的时隙交换。P26连接MT8980的R/W通过置位和复位实现对MT8980的读写控制P26=0W,P26=1RP2口连接MT8980的A0A4,P27连接MT8980的A5A5=0控制A5=1时隙选择中间时隙，中间时隙通过A0A4的寻址来决定。P25P24P23分别连接前一片MT8980MT8816后一片MT8980的CS对MT8980和MT8816进行片选P0口连接MT8980D的D0D7和72HC573的D0 D7完成数据的传输和进行锁存, 从74HC573出来的数据进入空分芯片MT8816进行空间交换,与后T级连接为了进一步实现时隙交换。XTAL1，XTLA2接入片外时钟发生器XTAL1为振荡器反相放大器和时钟发生电路的输入，XTLA2为反相放大器的输出。使用晶振C1,C2=（30 40）pF使用陶瓷谐振时C1,C2=（40 50）pF，本次设计选30pF。MT8816ACOL0 ACOL2AROW0 AROW3连接72HC573的Q1 Q7通过AT89C51控制具体的信道交换,芯片由输入的行地址和列地址来选择电导通的点，从而实现空间上的电路交换MT8816的COL0COL3与前T级8980的STO0STO7,MT8816的ROW0ROW3连接后T级STI0STI7实现输入母线和输出母线的连接假设ACOL0COL2送000,AROW0AROW2送0011,实现L0与J3接通。由于交换是双方的,所以是双向的，原理和上面所示的相同，如硬件图所示，锁存器74HC573的D0D7与8980的D0D7相连，Q0Q7与8816的地址线相连，通过单片机AC89C51控制实现反向的交换。3.3 容量分析大型的数字交换网络普遍采用TST（时分-空分-时分）三级结构，它由两个T级和一个S级组成，因为采用两个T级，可充分利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。这种数字交换网引入了空分级S，改善了话务的疏散功能，并通过扩大S级的输入母线和输出母线，将多个时分接线器连接起来，大幅度提高了交换网的容量。图中S级之前的称为前T级，S级之后的称为后T级。这里S级的容量为88=64，即有8组输入母线和8组输出母线，分别可接8个前T级和8个后T级。这个TST网络的容量为：时分交换器芯片MT8980的容量为832=256个时隙。可接入8端PCM一次群，由于8个前T和8个后T，因而总交换的容量为8256=2048时隙（话路），可接入88=64端PCM一次群，又因为每端PCM可占用的时隙数为30，且数字交换网为单向传输，每一对通话占用两个时隙，故可同时接通的通话数为：6430/2=960路，即最多可接通9602=1920路用户通话。本次课程设计可选用的芯片有时分交换芯片MT8980及空分交换芯片MT8816。其中，时分交换芯片MT8980是8线32信道数字交换电路，输入和输出均链接8条PCM集群（30/32路）数据线，在控制信号作用下，可实现240/256路数字语音或数据的无阻塞数字交换。空分交换MT8816芯片为CMOS大规模集成电路芯片，是一片816模拟交换矩阵，有8条COL线（L0L7）和16条ROW线（ROW0ROW15），形成一个模拟交换矩阵，它们可以通过任意一个交叉点接通。本次课程设计我只选用MT8816中的4路输入母线和输出母线，其S级的容量为44=16，可接4个前T级和4个后T级，所以实现的是432=128路的交换网络，仅仅使用了MT8980一半的容量。3.4 软件设计步骤本次设计用群路1的信道3输出到群路2的信道4中：设入口参数：R5为存数据，R6为存信道地址，R7=27H（中间时隙0-31）。若实现反相交换中间时隙可由Nb=Na+Nf/2(其中Na为正向交换中间时隙7，Nf为总的时隙其值为256，Nb为反相交换的中间时隙其值为135)。第一个T接线器的控制：（选用中间时隙为7）1. 写出控制寄存器的控制字R5=00011001H （完成选ST01Ch03的连接存储器高位）2. R5=00000001H R6=00000001H (连续存储器高位b2=0为交换模式)3. 写出控制寄存器 R5=00010001H （选择群路中的连续存储器的低位）4. R5=00010001H R6=00100011H (完成选ST01Ch03的连接存储器低位)第二个T接线器的控制：1. 写出控制寄存器的控制字R5=00011010H （完成选ST02Ch04的连接存储器高位。）2. R5=00000001H R6=00000001H (连续存储器高位b2=0为交换模式)3. 写出控制寄存器 R5=00010010H （选择群路2中的连续存储器的低位）4. R5=00010010H R6=01000100H (完成选ST02Ch04的连接存储器低位)这样，就完成了输入群路1的信道3到输出群路2的信道4的交换。具体程序如下：DATA SEGMENT ；定义数据段 R5 DB ？ R6 DB ？DATA ENDSCODE SEGMENT ；定义代码段ASSUME CS: CODE, DS: DATAMAIN PROC FAR ；主程序START: MOV AX,DATA ；初始化DS MOV DS, AX MOV A, R6 ORL A,#60H ；P2.6=1R，P2.6=0WMOV P2,A ；P2.7=1时隙，P=0控制 SETB P1.4 ；置DS为高 LOOP3: MOV C, P1.5 JC LOOP3 ；DTA不为0时等待 MOV A, P0 CLR P1.4 SETB P2.5 ；CS=1 R5 EQU 00011001B ; 选择群路1的连续存储器的高位 CALL W-CONTROL ；调用写MT8980控制寄存器子程序 R5 EQU 00000001B ; b0=1表示输出允许 R6 EQU 00000001B CALL W-CONNECTION ；调用写MT8980连接存储器子程序 R5 EQU 00010001B ;选择群路1的连续存储器的低位 CALL W-CONTROL ；调用写MT8980控制寄存器子程序 R5 EQU 00010001B R6 EQU 00100011B CALL W-CONNECTION ；调用写MT8980连接存储器子程序 CLR P14 ；DS置0 MOV R7,27H ;选择的中间时隙为7MOV P2, R7 SETB P14 ；DS置1 CLR P14SETB P25 ； CS=1 CALL W8980X ；调用W8980X CALL W-S ；调用对MT8816的控制子程序R5 EQU 00011010B ；选择群路2的连续存储器的高位 CALL W-CONTROL ；调用写MT8980控制寄存器子程序 R5 EQU 00000001B ；b2=0交换模式，b0=1输出允许 R6 EQU 00000001B ；b2=0交换模式，b0=1输出允许 CALL W-CONNECTION ；表调用写MT8980连接存储器子程序 R5 EQU 00010010B ；选择群路2的连续存储器的低位 CALL W-CONTROL ；调用写MT8980控制寄存器子程序 R5 EQU 00010010B R6 EQU 01000100B ；选择信道4 CALL W-CONNECTION ；调用写MT8980连接存储器低位子程序 CALL W8980X ；调用W8980X RET MAIN ENDP W-CONNECTION PROC NEAR ；完成写MT8980连接存储器子程序MOV A, R6 ORL A,#20H ；P2.6=1R，P2.6=0W MOV P2,A ；P2.7=1时隙，P=0控制 MOV P0, R1 SETB P1.4 ；置DS为高 LOOP3: MOV C, P1.5 JC LOOP1 ；DTA不为0时等待 CLR P1.4 SETB P2.5 ；CS=1 RET W-CONNECTION ENDPW-CONTROL PROC NEAR ；完成写MT8980控制寄存器子程序 MOV P2,#00H ；P2.7=0控制 MOV P0, R1 SETB P1.4 ；置DS为高 LOOP2: MOV C, P1.5 JC LOOP2 ；DTA不为0时等待 MOV A, P0 CLR P1.4 SETB P2.5 ；CS=1 RET W-CONTROL ENDPM-S PROC NEAR ；完成对MT8816的控制子程序 MOV AL,10000000B ；锁存器74HC573入口地址 MOV DX,0010001B ；写交叉点控制字 OUT DX, ALM-S ENDPCODE ENDSEND START第4章 设计不足及改进4.1设计特点及不足在本次设计中，所用的时间芯片是MT8980，它本身共有8条2.048Mb/s 的PCM串行输入码流，每个码流中共有32个8比特数字时隙（信道），但由于它本身就可以完成时间交换，不需要单片机的控制，要使设计更加完善的话，可以并联两片时间芯片MT898