对击锤打击能量测量与分析系统研究毕业论文.doc

i对击锤打击能量测量与分析系统研究毕业论文目 录1 绪 论11.1研究的目的和意义21.2国内外研究现状21.2.1国内研究现状21.2.2国外研究现状31.3本文章节安排32设计原理及方案52.1数据采集的基本概念52.1.1量化和编码52.1.2采样定理52.2 FPGA技术的应用概述52.2.1FPGA逻辑级结构62.2.2可编程逻辑单元62.3高速数据存储系统的原理62.4 USB2.0数据传输通信原理72.5 位移采集原理82.6对击锤现场结构设计方案92.7 本章小结103硬件系统设计113.1 FPGA外围硬件系统简介113.2设备电源模块设计133.3数据采集接口设计133.4数据存储接口设计143.5 RS232与RS485通信接口设计153.6 继电器控制接口设计163.7 USB通信接口设计163.7.1 USB接口的外围电路163.7.2 USB接口的固件烧写173.8 FPGA外围电路设计193.8.1 FPGA配置电路193.8.2 FPGA复位电路203.8.3 FPGA时钟电路203.9硬件PCB布板203.10本章小结234 对击锤力能分析244.1 对击锤打击结构力能分析244.2 最大打击力分析254.3 打击能量分析264.4 加速度波形分析264.5小结285 逻辑数字电路设计295.1 FPGA系统概述295.1.1 QuartusII9.1简介295.2 Modelsim仿真介绍305.2.1 QuartusII9.1调用modelsim仿真305.3 FPGA芯片简介315.3.1 芯片选型及功能315.4 FPGA中各模块设计325.4.1 触发模块设计325.4.2 AD9226采集模块设计345.4.3串口控制模块设计355.4.4 SRAM存储模块设计365.4.5位移编码器模块设计395.4.6 USB2.0通信模块设计415. 5本章总结436 系统调试及结论446.1硬件系统调试446.1.1硬件电路静态检测和动态检测446.1.2 FPGA系统调试446.2 硬件实物图456.3 FPGA硬件逻辑调试456.4上位机数据检测466.5小结507 总结与展望517.1总结517.2展望51参考文献53攻读硕士学位期间发表的论文57致 谢58学位论文知识产权声明59学位论文独创性声明60iii1绪论1 绪 论随着航天、航空的飞速发展，航空设备大型零部件的需求量的增加，我国锻造行业的产量也随之增加，锻造设备的抗耐力承受着巨大的考验，作为生产大型装备的蒸汽对击模锻锤，承担着大量的生产任务，由于对击锤的结构特点与液压模锻锤不同，需要很大的底座，但重量相对较轻，是由上下锤头，模具，锤杆共同组成，按照行程比与上下锤头质量比可以分为上、下锤头行程等同的对击锤和单一锤头小行程的对击锤1。由于打击效率高，工作时无剧烈震动，对地基影响较小，超负荷能力强，构造简单而成为重型锻造设备的主要形式之一，近几年，随着航空工业中高强度耐热合金大锻造的大量开发生产，对击锤需求使用次数增加的趋势已经十分明显。目前的锻锤大部分还是以蒸空锤和液气锤为主，但对于大吨位的对击模锻锤的研究还比较少，随着我国科学技术的的不断提高以及社会的不断发展2，航天航空、工业制造、国防建设和与之相关的锻造产品对降低生产成本、产品重量、提高产品的质量和性能的要求愈来愈高2。随之而来，锻造设备的生产压力也进一步加大，因此，如何开发出智能性可控性大吨位锻压设备，对于提高锻锤的工作性能，自动化水平、产品质量有着十分重要的意义。图1.1 630KJ对击锤实物图锻锤是最常见、历史最悠久的锻压机械，锻锤靠高压气体突然释放的能量驱动上，下锤头高速运动，悬空对击，是金属塑性成形的锻造方法。其中630KJ对击模锻锤作为国内大吨位的主要锻压设备，其工作现场如图1.1所示，锤头，锤杆和模具是对击锤的关键部件，从铸港到加工成成品周期长，费用高，630KJ的锤头锤杆重近60t，加工周期1年，按目前市场价格，费用为80100万元。核心部件频繁被破坏，高昂的代价，漫长的加工周期已经已经成为困扰生产部门的一大难题3。对于不同的锻件，需要不同的打击能量，仅仅依靠锻工的经验来判断打击力的大小（提锤高度和打击声音），打击力过大或过小都会影响锻件的加工质量，而且会减少设备的使用寿命，这样非常不利于设备的长期运行1。对击锤锻造过程中，打击能量是锻造成形时需要控制的关键参数，该参数的准确性测量是锻造过程中质量控制和设备正常运行的必要条件。针对传统的测量测试方法中需要在现场布置大量的仪器设备、无法满足连续生产过程的测试要求4。 1.1研究的目的和意义为了掌握该设备的性能和分析打击过程中的功能变化，以确保生产顺利进行和后期打击功能参数的实时数字化显示提供伦理依据5，前期的功能模型的建立就显得格外重要。因此，该课题以630KJ对击模锻锤为研究背景，设计了一套先进的打击能量参数的自动采集与处理系统，可以满足在高温、高振动、高粉尘的恶劣环境下工作，同时采集打击过程中的相对位移与加速度，从而分析关键物理参数与打击力与打击能量之间的功能关系，为现场工人对锻造质量控制和设备安全运行提供了可靠的科学依据。因此决定自行串装该设备，并对其加速度进行参数采集，并建立加速度和打击能量之间的数学模型，并分析二者之间的关系。通过对630KJ对击模锻锤打击过程中在打击速度，模具重量，打击行程几个关键物理量的分析，分析其与最大打击力、最大打击能量之间的关系，验证在同等的蒸汽压力和不同打击行程下最大打击能量与行程之间的关系，结合物理能量学原理建立打击能量与加速度、位移之间的数学模型，利用采集设备得到上下锤头以及打击行程关键参数的方法对整体系统进行评估，对不同工件进行最大打击能量归类。 1.2国内外研究现状1.2.1国内研究现状对击锤是多种锻造设备的先驱，随着工业的飞速发展和新型锻造工艺的改善6，由于锻锤类设备结构单一，适应性强，投资小等特点，对击模锻锤成为装备制造业必不可少的生产工具。尤其是大吨位对击锤占相当能量锻造设备的总量的比例达到四分之三，对击模锻锤的优势在于打击速度快、打击频率强，大吨位锻锤受到加工条件和运输条件的限制以及制造业技术水平的限制，其拥有量维持在七十年代末的水平，不同的打击能量，仅仅依靠锻工的经验来判断打击力的大小（提锤高度和打击声音），打击力过大或过小都会影响锻件的加工质量，而且会减少设备的使用寿命，这样非常不利于设备的长期运行。我国锻锤的数控技术仅仅还停留在液压模锻锤阶段7，大吨位对击模锻锤的打击强度大，震动大，打击速度难以检测，因此，对于对击模锻锤的数控技术还处于起步阶段。图1.2 我国自行生产的锻锤我国目前的锻锤大部分还是以蒸空锤和液气锤为主，如图1.2所示，对于大吨位的对击模锻锤的研究还比较少，随着我国社会的发展和科学技术的长足进步，工业、国防建设、航空航天以及其它装备制造业等对减少生产成本，减低产品重量、提高产品性能和质量的要求越来越高，这也意味着锻压生产的担子会空前的加大，所以设计开发新型数控自动化大吨位锻锤，对于提高锻锤工作性能、锻压件质量、生产能力和自动化程度，具有十分重要的意义2。1.2.2国外研究现状国外锻锤发展于本世纪的30年代，从驱动方式分，可以分为液压锻锤和气动锻锤，经历了从自由打击放油落锤到液压气体驱动锻锤，最后到全液压驱动锻锤的发展历程，与我国放油液压气锤相类似。目前可提供大吨位锻锤主要有德国的拉斯科、万家顿公司。可以实现大吨位全液压驱动，不等速对击结构原理，并通过程序控制实现自动化。自然对击锤同样配备自动化控制系统，具备多种不同的操作方式，例如手动自动，压机接通，可以预选不同工件的打击方式和打击类型8，在每次打击完成后，可以根据模具批次的不同将打击能量和打击次数进行存储和存放9。1.3本文章节安排本论文的内容和章节安排如下：第一章为绪论部分，详细介绍了对击模锻锤的发展以及国内外液压锻锤以及对击锤发展的水平以及其自动化水平9，通过对比国内大吨位锻锤的发展以及国外各锻造行业的生产水平，分析世界各国锻造工业所遇到的瓶颈10，提出本课题的研究规划方案以及实验研究的基础，对630KJ对击锤进行系统结构评估，最后列举本研究课题开展的核心意义以及实验研究的方向，并加以实施，通过以微处理器为控制核心， 采用AD采集、编码器计数原理和SRAM存储及USB通信技术，利用EDA软件QuartusII为编译环境进行逻辑电路设计、综合编译，对整体对击锤力能参数测量系统进行准确控制，使得整体系统达到理想的测量效果，最终实现高速、准确的实验效果。第二章为对击锤打击参数采集存储系统设计原理及组成方案11。本章重点介绍了对击锤力能采集设备的硬件电路系统设计原理和方案，包括参数采集，存储，通信，人机握手通信以及系统总体规划框图等内容，对本课题的系统方案进行分析及规划。第三章主要介绍了基于FPGA的对击锤打击力能测量仪的硬件外围设计，并对硬件设备各个部分作了详细介绍，根据设计要求，对各部分硬件进行选型，应用电路设计，完成工作有采集模块接口、数据存储接口、数据通信接口、命令通信接口等，最终搭建实现完整的采集存储系统外围硬件电路。第四章为对击锤力能数学模型分析设计，本章重点分析了对击锤打击过程中各个物理量之间的关系，总结出打击力能与加速度、打击行程时间的数学模型，为后续工作做前期准备。第五章为内部FPGA内部逻辑数字电路设计。本章节重点介绍了FPGA内部各个功能模块的设计与实现，利用Verilog语言进行逻辑时序设计，对系统进行层次化设计，采用自顶向下的设计流程，建立多个数字电路模块之间的连接，组成一个完整的电路系统，并编写激励信号文件，在Modelsim10.1仿真环境中，对设计好的模块以及系统进行调试验证。第六章为实验结果及结论分析。本章对对击锤力能采集分析系统进行硬件调试，结合课题研究背景12，对基于FPGA的对击力能参数采集存储系统进行系统掉电检查，上电测试，对现场进行布线测试，通过比对现场测试的物理量参数，结合对击锤力能数学模型，分析不同条件下对击锤最大打击力，最大打击能量与测量参数之间的关系，对打击过程中最大打击力和最大打击能量进行后期分析，本课题所研究打击能量系统定性分析对于提高锻锤工作性能、锻压件质量、生产能力和自动化程度，具有十分重要的意义。第七章为总结与展望。本章内容主要是对本课题做一个系统的概述和总结，并对所研究内容进行总体评价13，并且详述课题的研究意义以及研究成果，分析课题可以继续研究的方向，从而对课题内容进行系统的展望，提出对630KJ对击模锻锤系统的进一步研究方向，论述本课题中所没有涉及的内容，系统需要继续改进和优化的方向，同时对课题中存在的缺陷和不足进行分析,同时结合对击锤的发展前景作出展望14。592设计原理及方案2设计原理及方案为了采集对击锤打击过程中的物理量参数，需要设计一套高速数据采集存储系统，在上下锤头安装一对压电式加速度传感器，在上锤头350mm处安装一个光电编码器作为位移数据的采集，由于打击过程大致为500ms，因此，通过对这一阶段的加速度和位移关键物理量的采集，并将数据存入高速异步存储器中，并通过USB2.0接口将数据实时上传到PC机进行数据分析，本章主要完成对模数转换，存储器存储原理以及USB数据传输的原理分析，结合对击锤的运动过程，完成硬件系统设计方案。2.1数据采集的基本概念AD转换指的是指通过采样量化编码的方式将模拟信号转化为数字信号，其中两个重要指标为采样频率和分辨率，采样频率必须符合奈奎斯特第一准则，才可以保证信号的真实性，分辨率指的是AD采样的量化位数，一般为8位，12位16位以及24位，选取合适的AD转化器是进行本课题的一个基础15。2.1.1量化和编码采样信号X(nTs)经过截尾或者舍入变为只有有效个数的数，这一过程叫做量化过程，在通常意义下，把量化误差看做为模拟信号数字信号处理的加性噪声，量化增量的大小，与AD分辨率有关，即量化单位为所测信号最大电压赋值的1/2n 。离散信号经过量化成为2进制数字信号的过程，在经过以上变换后，信号就变成了幅值上量化、时间上离散的数字信号。2.1.2采样定理采样定理15即奈奎斯特第一准则，定义为对一个连续时间信号进行抽样的过程中，当AD采样频率大于原始信号的频率的2倍及以上，原始信号的信息才可以在采样好被完整的保留下来，从时域上来说就是采样间隔必须小于抽样频率的两倍的倒数，才可以得到完整的采样信息。 模拟信号进行模数转化，成为数字信号，数字信号仅有0和1的区分，与模拟信号相比其高电平对应为0，低电平对应为1，因此容易辨别，所以，在对信号进行分析之前，首先将其转化为数字信号。2.2 FPGA技术的应用概述20世纪80年代中期推出了另一种类型的可编程逻辑器件。FPGA（现场可编程门阵列），相比较CPLD的构架，FPGA的门阵列结构具有更高的复杂集成度，并且具备更复杂的布线结构和逻辑实现，含有更多的I/O端口资源和触发器资源，设计者可以通过编程将内部逻辑单元组成各种复杂的数字电路，相比较搭建外围电路，具有更高更快的灵活性。2.2.1FPGA逻辑级结构逻辑级FPGA器件是一个用于存放编程数据的静态存储器SRAM组成，其中包括三种可编程单元16，这三种可编程逻辑单元是可编程逻辑单元LE(logic element)、可编程输入/输出单元IOE(I/O element)和可编程互联资源。（1）可编程互联资源IRIR由许多金属连接线构成，可以经过自动走线实现多种数字电路，在这些金属线段中有可编程开关，可以将IOB和CLB通过IR相互连接起来，按照线内长度可以分为三种：第一种，长线；第二种，双长度线，第三种，单长度线（2）输入/输出模块(IOB)IOB17可被定义为输入输出和三态功能，当被定义为输入时，从外部进入的信号首先送入到输入缓冲器，再由缓冲器分为两路，一路经过延时送到输入D触发器，送到数据选择器，同时另一路信号送入到MUX中，在不同的控制信息下确定其信号送入输入缓冲器、CLB阵列或者触发器，IOB主要由输入缓冲器、输出缓存器、输入发生器、输出锁存/触发器共同构成，提供了内部逻辑阵列与器件引脚之间的连接。（3）可编程逻辑模块CLBCLB一般由触发器、逻辑函数发生器与数据选择器共同构成实现逻辑功能的基本单元，其中函数发生器18用来实现一个任意逻辑组合实现n输入变量。其结构规则分散在整个芯片，并且规则旳排列成一个阵列。2.2.2可编程逻辑单元逻辑单元LE作为FPGA片内最小的逻辑单元，可以有效实现多种多样的逻辑功能，在每一个可编程逻辑单元中包括有一个可编程触发器和一个进位链路以及一个级联链路，最核心的是一个4输入的查找表LUT。2.3高速数据存储系统的原理SRAM主要用于二级高速缓存(Level2 Cache)。它利用晶体管来存储数据。SRAM的优势在于速度快，但其容量相对于同等大小的存储器内存小。SRAM在实际应用中，高速微处理器与速度较低的DRAM之间通常应用小存储量的SRAM芯片作为缓存，这个存储器的类型多种多样，激励流水式存储芯片，还有英特尔公司没有展示细节的CSRAM等等。由于本系统对于存储时间和存储容量的要求，因此设计选用高速异步静态随机存取存储器SRAM作为数据存储器，而FPGA的片上RAM最大只有64K字节， 在片内资源紧缺的情况下，本设计需要存放大量的原始数据，仅仅依靠片内RAM的存储空间远远不能达到设计要求，因此需要外部扩展存储空间来实现对击锤参数物理量的采集，因此，选用一个容量合适，高速的数据存储器成为本设计的关键部分，外扩存储器的选择主要考虑的因素如下：存储容量、存储速度、价格和功耗等存储容量的大小决定了本系统所能容纳的数据信息量的多少19；存储器的写入速度需要与FPGA内部逻辑的时钟同步进行；其写入时间指的是数据从接受到稳定的地址信号线到整个时序完成的时间段19，存储器的价格取决于本身和其内嵌入的单独电路，这两个方面影响存储器的价格，SRAM选用IS61LV51216，它是ISSI公司的SRAM芯片，该芯片是512K16bit的高速CMOS静态存储器，其写速度为8ns12ns之间，支持8位或者16位的数据读写，方便切换，内部电压3.3V与FPGAIO电压一致， 该高速异步存储器的内部结构图如图2.1所示。图2.1 IS61LV51216内部结构框图打击参数据来源于两路加速度数据和一路位移数据，因此需要设计三片SRAM用来数据存储，启动采集后，采集打击时间段内的数据，并将其存入对应的SRAM中，等待上位机下发命令，采集存储在SRAM中的数据参数，并将数据妥善保存，拷贝，打包，等待后期数据分析21。2.4 USB2.0数据传输通信原理USB数据通讯选用CPRESS公司制造的EZ-USB芯片，该芯片内部资源丰富，配置形式多种多样，非常合适该课题的数据传输模块选型，同时兼容USB1.1传输协议和USB2.0传输协议的强大功能接口，可以通过多种配置方式将firewere下载到片内RAM中，即通过USB总线下载，从片外EEPROM中读取，其架构如图2.2所示。图2.2 CY7C68013A内部结构框图CY7C68013A内部结构特点有以下几个：1.集成一个串行接口引擎SIE和支持USB2.0协议的USB接口，在USB2.O传输设备的驱动下，由串行接口引擎完成USB协议的封装与接包功能，该结构可以完全省去分析其数据链路层的的步骤，简单而实用22。2.主芯片配置有EEPROM,可以根据芯片手册进行软配置，在配置完毕后，将hex文件转换为iic文件通过USB接口将固件烧入到片内RAM中，在每次重新载入后，将按照配置的程序进行运行。3.提供多个缓存端口，支持可编程深度为2、3、4倍大小，其中EP2与EP6其编程缓冲区为512和1024B,EP4，EP8的缓冲区固定为512字节，深度为2倍，将其配置为不同的配置方式，可实现不同位数，速度的缓存需求。4.在Cy7c68013A当中集成一块增强型的8051芯片，与市面上常见的8051芯片有多重优势，其中，一个指令周期需要四个时钟周期，时钟频率可以软配置为12M/24M/48M。2.5 位移采集原理位移采集实际上利用编码器进行计数23，首先需要了解光电编码器的工作原理，光电编码器的工作原理是将机械性圆周位移转换为相应的电脉冲，利用电脉冲的计数原理来实现计数功能。编码器可以分为增量式与绝对式的两类20，绝对式光电编码器一个固定的位置对应一个相应的数字码，它的计算方法仅仅与测量的起始位置与终止位置有关，其间的过程是不予标注的，增量式光电编码器是将一圈的角位移转换为一个电信号，电信号转化为电脉冲，每一个不同的编码器，一圈对应不同的总脉冲，在运动过程中，其计数值是不断变化的，因此，本系统选用增量式光电编码器作为位移测量的工具。增量式光电编码器的特点，它具有三个对应的输出信号，A相，B相和Z相，在编码器旋转的过程中，AB相都会有相应的脉冲输出，其脉冲数量的加减和方向的判定是借助输出脉冲进行判相和计数来实现，可以任意设定一个机械零点，实现多全测量，也可以利用Z脉冲信号作为一个参照点，编码器绕轴旋转一圈输出一个固定的脉冲，提高分辨率一般利用九十度的相位差对原始输出脉冲进行倍频。也可以选用更高分辨率的设备24。结合对击锤的结构特点，本设计选用欧姆龙编码器E6B2-CWZ6C,分辨率为500（脉冲/旋转），最高相应频率为100KHz，电源电压为5V供电。欧姆龙编码器与一个机械滑轮相连，用游标卡尺测量，机械滑轮的半径为17.49mm，由于编码器计数一周为500个脉冲，在4倍频电路下可以转换为2000的分辨率，如图2.3所示，以原始参数为计算方法，每旋转一周，锤头将位移23.14R的距离，即109.9mm，由于上下锤头相等，总行程为800mm，存储系统的数据分辨率为16位宽（可计数65535），足够存下14558个脉冲。图2.3 位移传感器的工作原理2.6对击锤现场结构设计方案通过对对击锤工作原理的学习与对击锤测量环境的研究，决定将系统分成三部分来研究实现测量目的。系统组成图如图2.4所示。用开关型霍尔传感器作为数据采集的触发信号，采集终端设备主要完成的功能是采集位移、加速度参数，并将所有测量数据存入到SRAM中；并通过USB接口将数据上传到PC中，进行后期的数据分析，上下加速度传感器放置在上锤头上；因为上下锤头之间的行程和为2400mm，打击过程中由联动杆控制，综合现场工作条件，只需将位移传感器放置于上锤头的侧面25。图2.4 630KJ对击锤现场结构图上图所示详细地介绍了对击锤现场环境和打击力能采集设备的基本原理26，本课题所研究的对击锤打击力能采集存储设备的主要组成部分、需求信息采集分析、外围硬件的选型及系统内部结构框图等内容。在宏观上对力能参数采集系统作了概要性的描述27。2.7 本章小结本章节详细地介绍了对击锤现场环境和打击力能采集设备的基本原理，分析硬件系统所需的物件以及系统的研究方案，对整体进行系统评估，结合对击锤的基本原理，对课题所要研究的内容进行了系统的概括。3硬件系统设计3硬件系统设计采用FPGA作为控制芯片，为了保证采集系统的准确度和数据量，我们将采用SRAM作为数据存储器，通信方式采用USB通信来实现数据的传输，使得数据采集测量仪中数据的高速存储得到了保障。加速度和位移作为打击能量的关键参数，因此分别选用压电式加速度传感器和位移传感器进行信号调理转化为AD的模拟输入量，A/D转换完成的数据由FPGA芯片进行控制存储到片外存储器SRAM中，并对多路数据进行排序写入USB芯片FIFO缓存， FIFO处于满状态后，接收到封帧信号，数据自动挂载到USB总线上，USB传输控制接口芯片选取Cypress公司的CY7C68013A，图3.1为系统硬件总框图。鉴于对击锤力能测量系统的分析和评估，本系统主要需具备的技术指标和参数如下：(1) 加速度传感器电压模拟信号范围：0到3V交流信号；(2) AD转换频率：1MSPS；(3) 被抽样信号的分辨率：12位；(4) 晶振频率：原始有源晶振频率：fn=48MHz；(5) USB2.0芯片外接时钟：fu=24MHz；(6) 系统核心器件选型：1) 模数转换器：AD9226;2) 核心控制芯片：EP1C12Q240I8；3) 存储芯片：IS61LV51216；4) USB通信芯片：CY7C68013A128；(7)在本硬件系统中，原始输入电源为12V直流电，通过外部接入方式，其他各级电源电压分别为5V、3.3V与1.5V，为整个硬件系统供电29。3.1 FPGA外围硬件系统简介为了掌握打击性能和关键部位受力性能，设计了基于FPGA的多通道、高速数据采集测测量仪设计方案，系统设计了二组采样通道，对关键打击参数进行数据采集，加速度采集选取压电式加速度传感器实现对对击锤量锤头不同方向的参数采集，第三组利用编码器作为位移传感器获取到在一定时间内的位移的变化，霍尔传感器作为数据采集的触发信号37；经过信号调理，采集模块选用高速模数转换器AD9226实现对加速度的采集，同时选取高速异步存储器IS61LV51216作为数据的存储模块，最后利用USB芯片对数据进行上传，传输控制芯片选用CY7C68013A，配置模式为从机模式，平均传输速率可以达到30Mb/s；两路数据采集通道，三路数据存储和一个外触发信号并行实现同步数据采集38；参数采集频率为1MHz，系统存储容量为512Kbyte。硬件电路的控总控制器选用FPGA芯片EP1C12Q240C8，它是Altera公司生产的Cyclone系列28，引脚资源丰富，非常适用于本课题中，在QuartusII的编译环境下，编译AD数据采集逻辑，数据SRAM数据读写逻辑与USB控制FIFO缓冲逻辑39，在内嵌逻辑分析仪SignalTap下进行逻辑验证，最终在硬件电路板上实现全部功能40。图3.1 系统组成框图FPGA外围电路主要功能包括负责传感器数据采集、数据存储与上位机的数据通信与管理、实时多任务控制41。功能模块主要由电源模块、数据采集、霍尔触发、SRAM数据存储电外围电路、RS232电路搭建、RS485总线，USB外围电路设计、调试模块等组成。FPGA系统硬件总框图详见如图3.1所示。各个模块的主要作用如下：电源模块功能：本系统需要不同电压种类的电源，将来自电源板的12 伏电压向5伏、3.3伏、1.8伏等转换。数据采集模块功能：采集电路采集加速度传感器转换的电压信号。将两个锤头的信号模数转换，本模块完成参数采集功能。SRAM数据存储功能：采集完毕后，进入到系统的存储阶段，将AD转换的参数数据存入SRAM中，完成存储数据的作用。USB2.0数据总线通信模块设计：USB2.0数据通信接口，采用CY7C68013A是Cypress公司EZ-USB FX2LP系列芯片中比较经典的一款USB控制器完成与FPGA的通信42。串口通信功能：预留RS232串口通信，作为设备的前期调试接口、由于现场环境高温，高压，强震，不易靠近，预留RS485接口设备的下发和握手命令。3.2设备电源模块设计由于测量系统供电采用12V直流供电，采用LM2596开关电压调节器，可以输出3A的驱动电流30，同时提供固定5V电压输出，封装选取TO-263标贴式封装，可以输出5V直流电压，如图3.2所示，四脚FEEDBACK提供反馈，可以得到5V直流输出电压，为了减少输出纹波电压，降低到输出电压的1%以下，必须选用一个耐压值更高的电容，因此采用25V耐压值的输出电容可以将输出纹波降低一半。图3.2 12V转5V电路由于FPGA选用芯片为EP1C12Q240I8。芯片需要两种电压供给电源，I/O口电压3.3V和内核电压1.5V，因此选用两款稳压芯片得到对应的电压。由于FPGA作为系统的核心，供电电源芯片的选择非常重要，如图3.3所示分别是LM1117-3.3V和LM1117-1.8V。图3.3 5V转3.3V转1.5V电路由于本测量仪系统处理器需要两种不同的电压信号，这两种信号又要被分为模拟和数字两类，由于FPGA系统38对于电源的要求很高，因此，需要将模拟信号与数字信号进行有效的隔离，本系统用到多种信号源，数字地与模拟地，为了确保参数采集的可靠性和准确性，在系统中加入两个电容和两个电感实现对信号源的隔离，同时，在每一种类型的电源与地之间并联多个电容进行滤波。3.3数据采集接口设计AD采集是本课题数据分析的第一步，将加速度信号转化为数字信号，通过FPGA进行数据流控制，对AD转换器的启动，停止，数据的流向进行控制，AD转化器选用高速AD9226作为前期采集芯片，其最高采样频率可以达到65Msps ，AD9226由3.3V供电、12位分辨率（附加移位溢出指示位）、低功耗（475mv），同时具备高信噪比（69db），由于原始时钟为48Mhz，本设计将其分频得到的1Mhz，周期为1us作为模数转化的采样频率。图3.4 AD9226外围电路设计 如图3.4所示，为AD采集硬件电路设计，将12位数字信号直接与FPGA引脚相连，根据该芯片使用手册同时结合课题需求，将AD9926的工作方式设置为单点输入模式，模拟电压输入信号范围在0V3.3V,将VINA端接入模拟输入信号，VINB端接VREF，参考电压VREF配置为2V，可以使其存在+2V的偏置电压，设计搭建完整的AD采集外围电路。3.4数据存储接口设计在AD采集硬件电路设计完成后，需要对存储电路进行分析与设计，首先FPGA内部具有存储器资源，但受到课题存储程度的要求，需要外扩大容量高速异步存储器才足以完成课题要求31，课题选用IS61LV51216高速异步存储器SRAM作为对击锤力能参数采集的存储芯片，其存储容量为512Kbyte，16位数据总线，18位地址总线，由于AD采样时间为1us，因此将存储器存储时间设计为524.288ms，鉴于FPGA片内逻辑电路并行执行的特点，两路AD并行进行数据采集，将上下锤头的运动物理量加速度分别存储到相应的SRAM中，同时将数据写满，由于FPGA引脚资源有限，将三片SRAM芯片的数据总线与地址总线进行服用，通过片选信号将其分开，通过这种硬件处理，大大节省了硬件资源，同时减少了PCB布线的难度，同时提高了系统的稳定性，实现多片级联，从而实现数据的存储功能，达到高速存储，同步的技术指标。如图3.5所示。图3.5 SRAM外围电路设计3.5 RS232与RS485通信接口设计打击现场振动大，高温、高压、危险性很高，因此期间不能靠近采集设备，因此需要人机握手命令便于调试分析，设备预留RS232接口和RS485接口45，串口下发命令，通知下位机上发存储数据和相应握手命令，如图所示，由于调试间距离打击锤设备距离较远，为了防止误码，因此485采用9600bps，由于FPGA为LVTTL电平，因此需要MAX202和MAX3483EPA作为电平转换芯片，两组电路设计如图3.6(a)和图3.6（b）所示其中232电路中需要加入4个电容作为滤波使用。图3.5（a） MAX3485原理图图3.6（b）RS232原理图MAX202使用单一+5V供电，正常工作时仅需要外接4个0.1uF的电容，由于在实际应用中易受到电源干扰，在VCC和GND之间加一个与上述电容等值的电进行去耦设置，本设计应用电路如图3.6所示。3.6 继电器控制接口设计为了保护设备，并且更加有效的启动采集，设计了继电器保护措施，防止误采集，霍尔传感器Pulse_in作为触发信号，设计一个继电器保护开关，当串口收到命令ASCII码6，回复握手命令A,将继电器吸合，同时Check_Relay由高电平变为低电平，此时即可以等待霍尔传感器的触发信号，进行采集。如图3.7所示为继电器控制接口。图3.7继电器控制接口3.7 USB通信接口设计3.7.1 USB接口的外围电路本课题的通信系统选用USB2.0通信，控制芯片选取CY7C68013A，并将工作模式配置为Slave FIFO从机方式进行上位机数据交互，其中利用FPGA去控制该芯片，其作用实际上是对其内部的多重缓冲FIFO进行数据流控制，在对击锤力能参数采集系统中，主控芯片控制处于从机模式下的USB芯片。图3.8 USB芯片硬件连接图由于本系统选用USB-SlaveFIFO模式，该芯片外部时钟信号IFCLK由FPGA内部分频提供，由于本系统晶振为48MHz，因此分频得到12MHz的时钟信号，其理论最大传输速率可以达到200Mbps，SLOE为使能信号，SLRD与SLWR为内嵌式FIFO的读写控制引脚， FIFOADR1:0作为地址选择信号，控制与FD当前所连接的端点缓冲区，CY7C68013A内FIFO的空满信号为FLAGA、FLAGB、FLAGC32，表征FIFO当前所处的状态，FD数据总线的输出通过SLOE进行控制33，FD15:0为该芯片数据总线，可做输入输出，如图3.8所示，以上信号皆与FPGA引脚连接，行成一套完整的通信模块。3.7.2 USB接口的固件烧写由于需要配置芯片工作方式，因此需要安装相关固件烧写软件，如图3.9所示，图3.9 USB驱动安装安装驱动之后，选择68013A固件进行配置。如图3.10所示界面图3.10 固件下载步骤固件下载成功后，内部电路配置为FIFO模式，每帧为512B。图3.11 固件下载界面3.8 FPGA外围电路设计采集测量硬件电路时以Cyclone 系列FPGA芯片EP1C12Q240C8为核心，采用主动和被动两种配置模式，设计FPGA的最小系统，使整个硬件系统可以正常工作，以下是FPGA外围电路必有的几大电路。3.8.1 FPGA配置电路从原厂生产的FPGA芯片内部是半成型的逻辑电路，我们需要利用下载电路，将编程好的程序写入芯片中15， 由于FPGA可编程逻辑具有可易失性，掉电后，内部逻辑即刷成空白，在每次上电后，需要对内部逻辑进行重新下载，鉴于这个缺陷，设计有主动串行配置模式AS模式，可以将程序下载到外部EEPROM中，下载接口如图3.12所示。图3.12 AS模式引脚配置在AS配置模式下，掉电后，程序依然存在，因为它有对应的配置芯片，本设计选用EPCS4作为其配置芯片，其拥有FLASH存储器访问接口，在线可编程（ISP）,它属于Altera公司的串行配置器件系列，通过这种模式，在每次上电后，程序自动加载，同时成本低廉，非常适合工业领域的应用。采用SO-8封装，3.3V供电，易于集成。图3.13 EPCS4原理图EPCS4的存储量在4兆比特，足够编译本设计所需要的容量，在系统上电后，自动配置运行，如果需要重新烧写，即可以将原始数据进行固化，在FPGA芯片中，集成了用于编程逻辑模块、接点和待初始化的RAM等。这两种模式在QuartusII9.1编译软件中，程序综合编译成功后，编译环境自动生成两种配置文件.sof文件和.pof文件，前者用于JTAG在线调试下载，后者应用与AS模式下加载。通过这两种配置下载方式可以实现FPGA系统的在线快速调试和掉电固件配置模式，实现了FPGA系统从实验调试到实际应用的完美设计流程。3.8.2 FPGA复位电路本系统选用IMP811T芯片作为系统复位电路，如图3.14所示，硬件电路复位实现对电源电压监控和手动复位操作，其系统复位电路可以是JTAG nRST和版级nRST。图3.14 IMP811T系统复位电路图3.8.3 FPGA时钟电路FPGA最小系统电路的时钟采用48Mhz，为整个硬件电路提供驱动时钟，一个可靠的时钟是非常重要的，如图3.15所示，在晶振的第3引脚上拉一个33欧的电阻，其目的是为了避免反射波叠加引发的干扰现象，由于电阻与输入电容的共同作用，晶振产生的方波转换为近似正弦波，形成RC积分平滑电路，如果缺少这个电阻，晶振将可能引起谐波干扰，加上电阻，即使信号的完整性受到一定的干扰，但是晶振信号时需要后期放大整形才作为时钟信号，所以，其影响不大，其电阻的阻值取决于输入等效电容，有源晶振的输出阻抗和输入阻抗等因素，有源晶振将供采集模块的分频时钟和USB芯片的外部时钟。图3.15系统时钟电路其他各种晶振频率都应在48MHZ的基础上倍频或者分频得到，同时也是FPGA内部负载对多的信号，在PCB布线中应该将其独立隔开，并且合理分频时钟源。3.9硬件PCB布板对击锤力能参数采集硬件系统的PCB设计同样是项目成败的一个关键性因素，准确的元件选型，良好的元器件布局，合理的布线，优良的电路设计都是PCB设计的重要因素。在设计印刷电路板前，需要对本系统做一个全部的了解，对于所选取的元器件以及各种航插的规格，尺寸，大小做一个全面的分析，合理安排器件的方向以及外围接口的规划，在各个元器件位置确定以后，考虑版图电磁兼容性，电源滤波去耦，减少系统的干扰，完成以后，利用PCB制图软件手动布局，确认禁止布线层的面积，确认各个模块的走线位置，尽量使飞线最短，本设计将电源布局在PCB的右上角，AD采集接口布局在版图的右端，以FPGA为主控的外围电路布局在电路板的中央，存储系统在版图左端，布局完毕之后，根据飞线做相应适当调整，使飞线较短且信号线尽量少交叉。布局布线经常是在一起进行的，在布线的同时进行调整布局，使硬件系统达到最佳，是硬件PCB布局更加合理，其需要注意如下：（1）PCB双层板设计由于该PCB板为双层板设计，将元器件布局在抄板的上层或下层，将控制器布局在PCB板的中央位置，为了使系统更加紧凑，同时考虑到电源去耦因素，将电容或电阻合理的布局在底层。(2)PCB布局设计PCB的布局设计从原理图到PCB的第一步也是首要步骤50，首先必须确定PCB的尺寸，根据系统的排布确认禁止布线层的大小。由于是高速采集版图设计，因此各个信号线之间不能过长，否则可能导致信号完整性的缺失或其中夹杂着很多噪声干扰，也可能影响系统的采集时间，增加系统的延时，如果PCB布局过于狭窄，可能导致在焊接时难以下手，同时导致整体的散热性能减小，降低硬件电路的使用寿命，增加布线难度，走线与走线的距离太近造成相互之间的串扰，严重情况下致使硬件电路板设计失败，因此，在PCB设计时需要对电路板的大小，功能，进行合理的分配。对可能产出的影响作出提起的预判和处理，以下为在布板过程中需要注意的问题： 时钟电路的设计，对于FPGA系统而言，时序的重要性不言而喻，本硬件采用48MHZ原始晶振最为系统接入时钟，应该避免其信号线与其他信号线以及电源之间的距离，由于系统本身属于高频电路，设计尺寸较小，通过这种方式可以减少相互之间的干扰。 电源的设计，在本系统中，采用12V直流电源进行供电，同时AD，FPGA，SRAM，USB芯片需要不同的电压，合理选择稳压芯片，合理布局布线是系统正常工作的先决条件。(3)PCB布线原则一般在PCB布线时首先要布置的线是电源线和地线，只有电源线和线布通才能保证电路板的电气性能达到要求，本电源线设置线宽为40mil，地线宽度设置为50mil，信号线为10mil，由于FPGA芯片管脚封装为7mil，因此与FPGA相连的信号线要设置为7mil。对于要接振荡器的电路振荡器外壳一定要接地，且时钟线尽量靠近芯片，使线路尽量短，在处理时钟信号线时，需要把信号线与时钟信号线隔开，因此本系统采用时钟为48M，属于高频信号，会给其他信号线造成很大的干扰，布线过程实质上就是是不断修改布局，布线的过程，直到所有飞线全部布线完毕，检查走线是否全部完成，可以关掉底层和顶层进行观察，确保所有线路全部走通。(4)PCB覆铜在PCB布线完成后需要对上层和底层进行敷铜，硬件系统的版图为2层板，以GND为参考标准进行敷铜，以下是需要主要的的几点问题： 1、本设计中用到了两种地线，模拟地GND与数字地AGND，在制版软件中，一般采用地线作为标准来进行独立复铜，本设计采用数字地作为标准来覆铜，这样可以减少多地带来的短路现象。2.在数字地和模拟地之间，利用0欧电阻或者电感将其连接。3.对于软件自动覆铜产生的死区问题，如果尺寸过大，可以通过加入过孔的方式解决这个问题。4.由于本系统还有高频电路，从电磁学的角度出发，不要在案子中出现尖角，由于这样类似于一个发射天线，因此边界使用圆弧线。图3.16 PCB完整图在PCB布线过程中，本系统采用的是12V电源供电，系统中存在12V、5V，3.3V、1.5V、AGND、GND是5路信号线，由于引脚众多，在硬件设计中，由于本设计所需资源相对丰富，信号引脚多，集成度高，布线密度大，因此，需要注意信号的返回路径，本课题硬件布线将AD信号线与存储系统总线排布在同一信号层内，信号线与电源线尽量距离拉开。 在布局FPGA中，由于系统对信号的稳定性及精度要求高，因此，为了得到稳定的直流电源，在FPGA芯片周围需要用大量电容进行去耦，并且将两种配置接口排布在其周围，如果距离过远，阻抗增大，有可能导致驱动力不够，使程序无法载入。同时将系统晶振置于时钟信号输入端。 由于本系统的特殊测量环境，振动大，噪音大，高速模拟器件对其造成干扰，需要将模拟信号层与数字信号层分离，但是由于PCB设计为双层版图，因此，需要将模拟信号线与数字信号线隔开布线，减少不必要的干扰。同时，高速制版中尽量用直线或者45角的折线布线，这样可以减少高频信号发生过程中相互之间的耦合。 3.10本章小结本章详细介绍了以FPGA系统为核心的外围硬件电路设计，包含有AD采集电路中的时钟，分辨率等等，三路高速存储系统外围硬件设计，串口通信与USB通信芯片外围电路。其旨在采集存储上下锤头加速度，位移量这两个对击模锻锤打击瞬间的两个关键物理量，利用Altium designer10.0进行原理图设计，包括以下六大部分。1. 电源电路；2. AD采集外围电路；