电子技术课后答案1~12章(7)

155第7章 门电路与逻辑代数第7章 门电路与逻辑代数7.1 将十进制数75转换成二进制和16进制数。分析 将十进制整数转换成二进制数采用除2取余法，转换成16进制数除了采用除16取余法，也可从所得的二进制数每4位一组直接转换为16进制数。解 首先将十进制数75转换成二进制数。将十进制整数75连续除以2，求得各次的余数，直到商为0为止，然后将先得到的余数列在低位、后得到的余数列在高位，即得相应的其他进制数。转换过程可用短除法表示，如图7.3所示。所以：将十进制数75转换成16进制数，可采用除16取余法：75除以16，得商4及最低位的余数11（16进制数B），再将商4除以2，得商0及余数4，所以：7.2 将下列各数转换成十进制数：(101)2， (101)16。分析 将其他进制数转换为十进制数采用多项式求和法。解 将(101)2转换成十进制数，为：将(101)16转换成十进制数，为：图7.3 习题7.1解答用图7.3 将二进制数110111、1001101分别转换成十进制数和16进制数。解 将二进制数110111、1001101转换成十进制数，分别为：将二进制数110111、1001101转换成16进制数，分别为：7.4 将十进制数92转换成二进制码及8421 码。分析 十进制数与8421 码的转换按位转换即可。解 将十进制数92转换成二进制码用短除法表示，如图7.4所示。图7.4 习题7.4解答用图所以：因为9的8421码为1001，2的8421码为0010，所以，将十进制数92转换成8421 码为：7.5 数码100100101001作为二进制码或8421码时，其相应的十进制数各为多少？解 数码100100101001作为二进制码时，其相应的十进制数为：数码100100101001作为8421码时，其相应的十进制数为：7.6 二极管门电路如图7.5（a）、（b）所示，输入信号A、B、C的高电平为3V，低电平为0V。（1）分析输出信号F1、F2和输入信号A、B、C之间的逻辑关系，列出真值表，并导出逻辑函数的表达式。（2）根据图7.35（c）给出的A、B、C的波形，对应画出F1、F2的波形。图7.5 习题7.6的图分析 分析电路的逻辑关系时，必须对输入信号可能出现的所有情况一一进行分析，并进行状态赋值，即用0、1表示输入信号和输出信号的相应状态，从而列出所需的真值表，写出所需的逻辑表达式。解 （1）在以下的推导过程中，二极管均视为理想二极管。对图7.5（a）所示电路，当输入信号A、B、C都为高电平（3V）时，3个二极管均导通，输出F1为高电平（3V）；当输入信号A、B、C中有低电平（0V）时，接低电平的二极管导通，输出F1为低电平（0V），其余二极管截止。设高电平用1表示，低电平用0表示，真值表如表7.2所示。由表7.2可知，F与A、B、C之间的关系是：只有当A、B、C都是1时F才为1，A、B、C当中有0时F为0，满足与逻辑关系，其逻辑表达式表示为：对图7.5（b）所示电路，当输入信号A、B、C都为低电平（0V）时，3个二极管均导通，输出F2为低电平（0V）；当输入信号A、B、C中有高电平（3V）时，接高电平的二极管导通，输出F2为高电平（3V），其余二极管截止。设高电平用1表示，低电平用0表示，真值表如表7.3所示。由表7.3可知，F与A、B、C之间的关系是：只要A、B、C当中有一个或一个以上是1时F就为1，A、B、C 全为0时F为0，满足或逻辑关系，其逻辑表达式表示为：表7.2 习题7.6（a）的真值表 表7.3 习题7.6（b）的真值表A B CF1A B CF20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000010 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111111（2）F1、F2的波形如图7.6所示。图7.6 习题7.6解答用图7.7 电路如图7.7所示，图中三极管均工作在开关状态，即截止或饱和状态，试分析各电路的逻辑功能，列出真值表，并导出逻辑函数的表达式。图7.7 习题7.7的图分析 本题中已明确指出电路中的各三极管均工作在开关状态，即不是工作在截止状态，就是工作在饱和状态。由于信号是从各三极管的基极输入，所以输入信号为低电平时三极管截止，为高电平时三极管饱和。解 对图7.7（a）所示电路，当输入信号A、B都为高电平时，两个三极管均饱和，输出F1为低电平；当输入信号A、B中有低电平时，两个三极管均截止，输出F1为高电平。设高电平用1表示，低电平用0表示，真值表如表7.4所示。由表7.4可知，F与A、B之间的关系是：只要A、B当中有0时F就为1，A、B全为1时F为0，满足与非逻辑关系，其逻辑表达式表示为：对图7.7（b）所示电路，当输入信号A、B都为低电平时，两个三极管均截止，输出F1为高电平；当输入信号A、B中有高电平时，接高电平的三极管饱和，输出F1为低电平。设高电平用1表示，低电平用0表示，真值表如表7.5所示。由表7.5可知，F与A、B、C之间的关系是：只有当A、B都是0时F才为1，A、B当中有1时F为0，满足或非逻辑关系，其逻辑表达式表示为：表7.4 习题7.7（a）的真值表 表7.5 习题7.7（b）的真值表 A BF1A BF20 00 11 01 11110 0 00 11 01 110007.8 如图7.8所示为由N沟道增强型MOS管构成的门电路（称为NMOS门电路），试分析各电路的逻辑功能，列出真值表，并导出逻辑函数的表达式。图7.8 习题7.8的图分析 数字电路中的场效应管也都工作在开关状态，不是工作在截止状态，就是工作在导通状态。输入信号为低电平时场效应管截止，为高电平时场效应管导通。解 对图7.8（a）所示电路，当输入信号A为高电平时V2导通，输出F为低电平；当输入信号A为低电平时V2截止，输出F为高电平。设高电平用1表示，低电平用0表示，真值表如表7.6所示。由表7.6可知，F与A之间的关系是：A为0时F为1，A为1时F为0，满足非逻辑关系，其逻辑表达式表示为：表7.6 习题7.8（a）的真值表A F0 1 10对图7.8（b）所示电路，当输入信号A、B都为高电平时V2、V3均导通，输出F为低电平；当输入信号A、B中有低电平时V2、V3均截止，输出F为高电平。设高电平用1表示，低电平用0表示，真值表如表7.7所示。由表7.7可知，F与A、B之间的关系是：只要A、B当中有0时F就为1，A、B全为1时F为0，满足与非逻辑关系，其逻辑表达式表示为：对图7.8（c）所示电路，当输入信号A、B都为低电平时V2、V3均截止，输出F为高电平；当输入信号A、B中有高电平时，接高电平的管子导通，输出F为低电平。设高电平用1表示，低电平用0表示，真值表如表7.8所示。由表7.8可知，F与A、B、C之间的关系是：只有当A、B都是0时F才为1，A、B当中有1时F为0，满足或非逻辑关系，其逻辑表达式表示为：表7.7 习题7.8（b）的真值表 表7.8 习题7.8（c）的真值表 A BFA BF 0 0 0 1 1 0 1 11110 0 00 11 01 110007.9 写出如图7.9所示各个电路输出信号的逻辑表达式，并对应A、B的给定波形画出各个输出信号的波形。图7.9 习题7.9的图分析 本题各个电路都是一些常见的门电路，可直接写出它们的逻辑表达式，进而画出各输出信号的波形。解 图7.9所示各电路分别是与非门、或非门、异或门、与门、或门和同或门，它们的逻辑表达式分别为：各输出信号的波形如图7.10所示。图7.10 习题7.9解答用图7.10 写出如图7.11所示各个电路输出信号的逻辑表达式，并对应A、B、C的给定波形画出各个输出信号的波形。图7.11 习题7.10的图分析 本题各个电路比上题复杂，可在写出逻辑表达式并化简后列出真值表，然后根据真值表画出各输出信号的波形。解 各电路输出信号的逻辑表达式分别为：各输出信号的真值表如表7.9所示，根据真值表画出的各输出信号的波形如图7.12所示。表7.8 习题7.10的真值表A B CF1F2F3F40 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101010111001101111010010111101000图7.12 习题7.10解答用图7.11 某逻辑函数的逻辑图如图7.13所示，试用其他4种方法表示该逻辑函数。分析 本题可在写出电路的逻辑表达式并化简后列出真值表，然后根据真值表画出各输出信号的波形和卡诺图。根据逻辑图写逻辑表达式的方法是：从输入端到输出端，逐级写出各个门电路的逻辑表达式，最后写出各个输出端的逻辑表达式。解 （1）由逻辑图写出逻辑表达式，为：（2）由逻辑表达式列出真值表，如表7.9所示。（3）由真值表画出波形图，如图7.14所示。（4）由真值表画出卡诺图，如图7.15所示。图7.13 习题7.11的图表7.9 习题7.11的真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110001111 图7.14 习题7.11的波形图 图7.15 习题7.11的卡诺图7.12 某逻辑函数的逻辑图如图7.16所示，试用其他4种方法表示该逻辑函数。图7.16 习题7.12的图解 （1）由逻辑图写出逻辑表达式，为：（2）由逻辑表达式列出真值表，如表7.10所示。（3）由真值表画出波形图，如图7.17所示。（4）由真值表画出卡诺图，如图7.18所示。表7.10 习题7.12的真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111100 图7.17 习题7.12的波形图 图7.18 习题7.12的卡诺图7.13 利用真值表证明下列等式。（1）（2）（3）（4）分析 利用真值表证明等式的方法是：列出等号两边函数的真值表，看看是否完全相同，完全相同则等式成立，否则等式不成立。解 （1）设，真值表如表7.11所示。由表7.11可知，对于变量A、B的每一种取值，F1与F2的值完全相同，所以原等式成立。表7.11 习题7.13（1）的真值表 A BF1F2 0 0 0 1 1 0 1 101100110（2）设，真值表如表7.12所示。由表7.12可知，对于变量A、B、C的每一种取值，F1与F2的值完全相同，所以原等式成立。表7.12 习题7.13（2）的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11000111110001111（3）设，真值表如表7.13所示。由表7.13可知，对于变量A、B、C的每一种取值，F1与F2的值完全相同，所以原等式成立。表7.13 习题7.13（3）的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11111111111111111（4）设，真值表如表7.14所示。由表7.14可知，对于变量A、B、C的每一种取值，F1与F2的值完全相同，所以原等式成立。表7.14 习题7.13（4）的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110011111107.14 在下列各个逻辑函数表达式中，变量A、B、C为哪些种取值时函数值为1？（1）（2）（3）（4）分析 列出函数的真值表，即可一目了然地看出变量为哪些种取值时函数值为1。解 （1）函数的真值表如表7.15中的1、2两列所示，可见当变量A、B、C的取值分别为011、101、110、111时函数值为1。（2），函数的真值表如表7.15中的1、3两列所示，可见当变量A、B、C的取值分别为011、100、101时函数值为1。（3）函数的真值表如表7.15中的1、4两列所示，可见当变量A、B、C的取值分别为001、010、100、111时函数值为1。（4）函数的真值表如表7.15中的1、5两列所示，可见当变量A、B、C的取值分别为000、001、010、100时函数值为1。表7.15 习题7.14的真值表A B CFFFF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101110001110001101001111010007.15 利用公式和定理证明下列等式。（1）（2）（3）（4）分析 利用逻辑代数的公式和定理，由等式右边的表达式推导出左边的表达式，或者由等式左边的表达式推导出右边的表达式。解 （1）7.16 某4个逻辑函数的真值表如表7.16所示，试分别将表中各逻辑函数用其他4种方法表示出来，并将各函数化简后用与非门画出逻辑图。表7.16 习题7.16的真值表A B CF1F2F3F40 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100101010011010010001011101110001分析 由逻辑函数的真值表可直接写出逻辑表达式并画出波形图和卡诺图，而逻辑图则需要根据逻辑表达式才能画出。解 由真值表写出各函数的逻辑表达式，化简后转化为与非形式，为：由各函数的逻辑表达式画出逻辑图，如图7.19所示。 图7.19 习题7.16的逻辑图（3）由真值表画出各函数的波形图，如图7.20所示。图7.20 习题7.16的波形图（4）由真值表画出各函数的卡诺图，如图7.21所示。 （a）F1的卡诺图 （b）F2的卡诺图 （c）F3的卡诺图 （d）F4的卡诺图图7.21 习题7.16的卡诺图7.17 用公式法将下列各逻辑函数化简成为最简与或表达式。（1）（2）（3）（4）（5）（6）（7）（8）分析 公式化简法有并项法（应用）、配项法（应用、加项法（应用）、吸收法（应用）等方法，其关键在于熟练掌握逻辑代数的基本公式和定理。解 （1）（2）（4）（5）（6）（7）（8）7.18 用卡诺图法将下列各逻辑函数化简成为最简与或表达式。（1）（2）（3）（4）（5）（6）（7）（8）分析 卡诺图化简法时画圈（并项）的原则是：圈内相邻小方格个数为2n个，圈内小方格个数应尽可能多，圈的个数应最少，每个新圈必须包含至少一个在已圈过的圈中没有出现过的小方格，每个小方格可被圈多次，最后将代表每个圈的与项相加，即得所求函数的最简与或表达式。解 （1）卡诺图如图7.22所示，由卡诺图得化简后的逻辑表达式为：（2）卡诺图如图7.23所示，由卡诺图得化简后的逻辑表达式为： 图7.22 习题7.18（1）的卡诺图 图7.23 习题7.18（2）的卡诺图（3）卡诺图如图7.24所示，由卡诺图得化简后的逻辑表达式为：（4）卡诺图如图7.25所示，由卡诺图得化简后的逻辑表达式为： 图7.24 习题7.18（3）的卡诺图 图7.25 习题7.18（4）的卡诺图（5）先将函数化为与或表达式，为：卡诺图如图7.26所示，由卡诺图得化简后的逻辑表达式为：（6）先将函数化为与或表达式，为：卡诺图如图7.27所示，由卡诺图得化简后的逻辑表达式为：或： 图7.26 习题7.18（5）的卡诺图 图7.27 习题7.18（6）的卡诺图（7）先将函数化为与或非表达式，为：卡诺图如图7.28所示，由卡诺图得化简后的逻辑表达式为：（8）卡诺图如图7.29所示，由卡诺图得化简后的逻辑表达式为： 图7.28 习题7.18（7）的卡诺图 图7.29 习题7.18（8）的卡诺图7.19 将7.17题中各化简以后的逻辑函数转换为与非表达式，并画出相应的逻辑图。分析 将逻辑函数的与或表达式两次取反，应用摩根定理即可转换为与非表达式。解 （1），逻辑图如图7.30所示。（2），逻辑图如图7.31所示。 图7.30 习题7.19（1）的逻辑图 图7.31 习题7.19（2）的逻辑图（3），逻辑图如图7.32所示。（4），逻辑图如图7.33所示。 图7.32 习题7.19（3）的逻辑图 图7.33 习题7.19（4）的逻辑图（5），逻辑图如图7.34所示。（6），逻辑图如图7.35所示。（7），逻辑图如图7.36所示。（8），逻辑图如图7.37所示。 图7.34 习题7.19（5）的逻辑图 图7.35 习题7.19（6）的逻辑图 图7.36 习题7.19（7）的逻辑图 图7.37 习题7.19（8）的逻辑图7.20 将7.18题中各化简以后的逻辑函数转换为与非表达式，并画出相应的逻辑图。解 （1），逻辑图如图7.38所示。（2），逻辑图如图7.39所示。（3），逻辑图如图7.40所示。（4），逻辑图如图7.41所示。（5），逻辑图如图7.42所示。（6），逻辑图如图7.43所示。（7），逻辑图如图7.44所示。（8），逻辑图如图7.45所示。 图7.38 习题7.20（1）的逻辑图 图7.39 习题7.20（2）的逻辑图 图7.40 习题7.20（3）的逻辑图 图7.41 习题7.20（4）的逻辑图 图7.42 习题7.20（5）的逻辑图 图7.43 习题7.20（6）的逻辑图 图7.44 习题7.20（7）的逻辑图 图7.45 习题7.20（8）的逻辑图7.4 习题与考研试题精选7-1 在如图7.46所示的非门电路中，已知k，k，k，三极管的，死区电压0.5V，饱和时V，V。试求：（1）V时UBE的值，它是否满足截止条件。（2）三极管开始导通时UA的值。（3）三极管开始饱和时UA的值。7-2 在如图7.47所示的电路中，已知k，k，k，k，三极管V的，死区电压0.5V，饱和时V，V，二极管VD的正向压降V，输入脉冲UA的幅值为15V。试