不带进位的与或运算指令的实现.doc

武汉理工大学计算机组成原理课程设计说明书模型机的总体设计不带进位的与或运算指令的实现1 课程设计题目不带进位的与或运算指令的实现2 问题描述掌握各个单元模块的工作原理，进一步将其组成完整的系统，构造成1台基本的模型计算机在本实验中，将规划读/写内存、寄存器、数值计算等功能，并且编写相应的微程序。请具体上机调试各个模块单元以进一步掌握整机的概念。利用构造的模型机实现不带进位的与或运算，使用软件HKCPT调试并执行一段程序，了解程序的编译、加载过程。通过微单步，单拍调试，理解模型机中的数据流向。3 设计说明3.1 设计原理在各个模块实验中，各模块的控制的控制信号都是由实验者手动模拟产生的。而在真正的实验系统中，模型机的运行是在微程序的控制下进行的，可实现特定指令的功能。在本实验平台中，模型机从内存中去出、解释、执行机器指令将由微指令和与之相配合的时序来完成，即1条机器指令对应1个微程序。3.2 模型机逻辑框图根据设计的要求以及试验器材的逻辑组合，构造模型机逻辑框图如图1所示。ALU微程序存储器微地址ADDRESS BUSPCOIROMCKMLDIRICKEIR1WMR MEMCKIR2CKEIR2PCCKELPBUSDATA寄存器组R3R2R1R0SBSAWRRRRA-OALU-OZDCYRACKERAX1X0EDR2DR2CKEDR1DR1KDR1DR2累加器A374244244161*2PC244374IR2244RAM程序374指令寄存器6264*3指令译码163*2微地址寄存器374374374图1 模型机逻辑框图简单的模型计算机是由算术逻辑运算单元，微程序单元，堆栈寄存器单元，累加器，起停单元，时序单元，总线和存储器单元组成的。在累加器中，将要实现RAM的读/写指令，寄存器的读/写指令,跳转指令.AUL的加减,与或指令.把通用寄存器作为累加器A进行左,右移等指令,整体构成一个单累加器多寄存器的系统。3.3 设计指令系统3.3.1 指令类型试验平台内采用的是8位数据总线和8位总线方式，在设计中主要使用以下指令：（1）算术/逻辑运算类指令，例如加法、减法、取反、逻辑运算：ADD A,RI,SUB A,RI.（2）移位操作类指令，例如，带进位或不带进位的移位指令：RRC A,RR A（3）数据传送类指令，例如，内部寄存器之间数据传递：MOV A,RI MOV RI,A（4）存储器操作类指令，存储器读/写指令。把内存某单元内容写入寄存器中或寄存器中的内容写入存储器，例如： LDA ADDR STA ADDR3.3.2 操作数寻址方式及编码（1）直接地址寻址 例如，双字节指令： LDA ADDR (ADDR)-A STA ADDR (A)-ADDR 第1字节 第2字节I7I6I5I4 I3I2I1I0A7A6A5A4A3A2A1A0 操作码 操作数地址（2）寄存器直接寻址指令字节中含有寄存器选择码，决定选哪个寄存器进行操作。例如，单字节指令： MOV A,Ri (Ri)-A单字节I7I6I5I4 I3I2I1I0操作码与Ri选择码例如，双字节指令： MOV Ri,#data data-Ri 第1字节 第2字节I7I6I5I4 I3I2I1I0D7D6D5D4 D3D2D1D0（3）寄存器间接寻址 例如，但字节指令： MOV A,Ri (Ri)-A Ri选择码 I7I6I5I4 I3I2I1I0 (4)立即数寻址例如： MOV A,#DATA DA-A MOV RI,#DATA DATA-RI 第1字节 第2字节 D7D6D5D4 D3D2D1D0I7I6I5I4 I3I2I1I03.4设计微程序及其实现方法 在本实验平台的硬件设计中，采用24位微指令，若微指令采用全水平不编码纯控制场的格式，那么至多有24个微操作控制信号，可由微代码直接实现。如果采用多组编码译码，那么24位微代码通过二进制译码可实现2的n次幂个互斥的微操作控制信号。由于模型机指令系统规模较小，功能也不太复杂，所以采用全水平不编码纯控制场的微指令格式。在模型机中，用指令操作码的高4位作为核心扩展成8位的微程序入口地址MD0MD7，这种方法称为“按操作码散转”，如下表所示：按操作码换散指令操作码微程序首地址MD7，MD6I7I6I5I 4MD1、MD0MD7MD0000001003H000011007H00010100BH00011100FH001001013H001011017H00110101BH00111101FH010001023H010011027H01010102BH01011102FH011001033H011011037H01110103BH01111103FH每条指令由不超过4条的微指令组成，那么可根据下表组成每条微程序的首地址。微程序首地址形成MD7MD6MD5MD4MD3MD2MD1MD000I7I6I5I411微指令的运行顺序为下地址确定法，即采用计数增量方法，每条微指令执行过之后微地址自动加1，指向下一条微指令地址。微地址寄存器由2片74LS161组成，在模型机停止状态下，微地址被清零。当试验平台开始运行时，微地址从OOH开始运行。且OOH放置一条取指指令，根据程序开始地址从内存中读出第一条指令。3.5 设计模型机运行中的指令安排本实验模型机已确定了指令系统，微指令采用全水平不编码纯控制场的格式，微程序的入口地址采用微操作码散转换方式，微地址采用计数增量方式，所以可确定模型机中时序单元所产生的每一拍的作用。本实验中为了让实验者更好地观察实验的各个中间过程各寄存器的值，由监控单元产生了4个脉冲信号。4个脉冲信号组成一个微指令周期，为不同地寄存器提供工作脉冲。微指令波形如下图所示：PLS4PLS3PLS2PLS1SIGN图2 微指令波形PLS1微地址寄存器的工作脉冲，用来设置微程序的首地址及微地址加1。PLS2PC计数器的工作脉冲，根据微指令的控制实现PC计数器加1和重置PC计数器加1和重置PC计数等功能。PLS3 把24微指令打入3片微指令锁存器。PLS4 把当前总线上的数据打入微指令选通的寄存器中。3.6 设计指令执行流程根据模型机逻辑图和目前硬件条件来设计指令系统中每条指令的执行流程。在每个系统中，一条指令从内存取出到执行完毕，需要若干个机器周期，任何指令中都必须有一个机器周期作为“取指令周期”，称为公操作周期。一条指令共需几个机器周期取决于指令在机器内实现的复杂程度。对于微程序控制的计算机，在设计指令执行流程时，要保证每条微指令所含的微操作的必要性和合理性，还应知道总线IAB,IDB,OAB,ODB仅是传输信息的通路，没有寄存信息的功能，而且必须保证总线传输信息时信息的唯一性。取指微指令执行过程如下: 在模型机处于停机状态时，模型机的微地址寄存器被清零，微指令锁存器输出无效。在处于停机状态时，脉冲PLS1对微地址寄存器（74LS161）无效，微地址寄存器保持为零。脉冲PLS2对PC计数器无效，同时PLS2把HALT=1打入启停单元的运行状态寄存器（74LS74）中，把模型机制为运行状态，使微程序锁存器输出有效。PLS3把微程序存储器OOH单元(OOH单元存放取指微指令)的内容打入微指令锁存器中，并且输出取指微指令。PLS4把从程序存储器读出的数据打入指令寄存器。在模型机处于运行状态时，脉冲PLS1将微地址寄存器加1，脉冲PLS2将PC计数器加1，PLS3把微程序存储器的微指令打入微指令锁存器并且输出。PLS4把当前总线上的数据打入当前微指令所选通的寄存器。4 源程序与执行结果4.1 源程序源程序清单如下：MOV A,#2FMOV R0,#40ADD A,R0ANL A,#56MOV R1.#20ADD A,R1ORL A,#32MOV R2,#64SUB A,R2STA 30HALT4.2 指令系统指令系统各功能如下表所示。指令助记符指令功能指令编码微周期微操作取指微指令T0PC-地址总线RAMRAM-地址总线IR1MOV A,dataData-A5FT0T1RAM-数据总线-A取指微指令MOV R0,#dataMOV R1,#dataMOV R2,#dataData-Ri6C6D6ET0T1RAM-数据总线-A取指微指令ADD A,R0ADD A,R1ADD A,R2ADD A,R3(A)+(Ri)-A0C0D0E0FT0T1T2T3A-数据总线-DR1Ri-数据总线-DR2ALU-数据总线-A、置CY取指微指令SUB A,R0SUB A,R1SUB A,R2SUB A,R3(A)-(Ri)-A1C1D1E1FT0T1T2T3A-数据总线-DR1Ri-数据总线-DR2ALU-数据总线-A、置CY取指微指令ORL A,#data(A)或data-ACFT0T1T2T3A-数据总线-DR1RAM-数据总线-DR2ALU-数据总线-A取指微指令ANL A,#data(A)或data-ADFT0T1T2T3A-数据总线-DR1RAM-数据总线-DR2ALU-数据总线-A取指微指令HALT停机FFT0停机5使用软件HKCPT的联机方式与脱机方式的实现过程5.1 联机执行结果当把程序用软件HKCPT来编辑、编译、加载实验平台以后，可以通过各种方式、不同的途径观察实验效果，比如程序单步、微单步、全速等方式。本实验运行结果为：RAM20H单元中的内容为12H。并且，微单步方式，让实验者站在微周期的角度来了解每一条指令的具体执行过程，如指令周期的机器周期数、机器指令的微指令序列、微指令的微命令序列、微地址与微指 令、地址总线与数据总线、数据、地址、控制等信息在模型机内的情况。5.2 运行程序通过软件HKCPT的微单步功能可观察各个变量的变化。累加器、有关寄存器、含每条指令执行的时序分析、存储器的变化如下表所示：微周期数据流程节拍数据总线地址总线操作寄存器T0取指微指令RAM-BUS-IR1PLS1：微地址清零PLS2：置模型机运行PLS3：取指微指令输出PLS4：BUS-IR1无效无效5FH5FH无效无效00H00H微地址：00HPC=00H锁存微指令MOV A,#2F微周期数据流程节拍数据总线地址总线操作寄存器T0BUS-APLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-A5FH5FH2FH2FH00H00H01H01H微地址：17HPC=01H锁存微指令A=2FHT1取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：微指令输出PLS4：BUS-IR12FH2FH6CH6CH01H01H02H02H微地址：18HPC=02H锁存微指令A=6CHMOV R0,#40微周期数据流程节拍数据总线地址总线操作寄存器T0RAM-寄存器R0PLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-寄存器R06CH6CH40H40H02H02H03H03H微地址：1BHPC=03H锁存微指令寄存器R0=40HT1取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：取指微指令输出PLS4：BUS-IR140H40H0CH0CH02H02H03H03H微地址：1CHPC=04H锁存微指令IR1=0CHADD A,R0微周期数据流程节拍数据总线地址总线操作寄存器T0A-DR1PLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-寄存器R00CH0CH2FH2FH03H03H无效无效微地址：03HPC=05H锁存微指令DR1=2FHT1寄存器R0-锁存器DR2PLS1：微地址+1PLS2：PC不变PLS3：取指微指令输出PLS4：BUS-锁存器DR22FH2FH40H40H无效无效无效无效微地址：04HPC=05H锁存微指令DR2=40HT2ALU-APLS1：微地址+1PLS2：PC不变PLS3：微指令输出PLS4：BUS-A40H40H6FH6FH无效无效无效无效微地址：05HPC=05H锁存微指令A=6FHT3取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：取指微指令输出PLS4：BUS-IR16FH6FHDFHDFH无效无效04H04H微地址：06HPC=05H锁存微指令IR1=6DHANL A,#56微周期数据流程节拍数据总线地址总线操作寄存器T0ADR1PLS1:置微地址PLS2:PC+1PLS3:取微指令输出PLS4: ADR1DFHDFH6FH6FH04H04H05H05H微地址:37HPC=06H锁存微指令DR1=6FHT1BUSDR2PLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSDR26FH6FH56H56H无效无效无效无效微地址:38HPC=06H锁存微指令DR2=56HT2ALUAPLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSA56H56H46H46H无效无效无效无效微地址:39HPC=06H锁存微指令A=46HT3取微指令RAMBUSIR1PLS1:微地址+1PLS2:PC+1PLS3:取微指令输出PLS4: BUSIR146H46H6DH6DH无效无效06H06H微地址:3AHPC=06H锁存微指令IR1=6DHMOV R1,#20微周期数据流程节拍数据总线地址总线操作寄存器T0RAM-寄存器R1PLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-寄存器R06DH6DH20H20H06H06H07H07H微地址：1BHPC=07H锁存微指令寄存器R1=20HT1取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：取指微指令输出PLS4：BUS-IR120H20H0DH0DH07H07H08H08H微地址：1CHPC=08H锁存微指令IR1=0DHADD A,R1微周期数据流程节拍数据总线地址总线操作寄存器T0A-DR1PLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-寄存器R00DH0DH46H46H08H08H无效无效微地址：03HPC=09H锁存微指令DR1=46HT1寄存器R0-锁存器DR2PLS1：微地址+1PLS2：PC不变PLS3：取指微指令输出PLS4：BUS-锁存器DR246H46H20H20H无效无效无效无效微地址：04HPC=09H锁存微指令DR2=20HT2ALU-APLS1：微地址+1PLS2：PC不变PLS3：微指令输出PLS4：BUS-A20H20H6FH6FH无效无效无效无效微地址：05HPC=09H锁存微指令A=66HT3取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：取指微指令输出PLS4：BUS-IR16FH6FHCFHCFH无效无效09H09H微地址：06HPC=09H锁存微指令IR1=CFHORL A,#32微周期数据流程节拍数据总线地址总线操作寄存器T0ADR1PLS1:置微地址PLS2:PC+1PLS3:取微指令输出PLS4: ADR1CFHCFH66H66H09H09H无效无效微地址:33HPC=0AH锁存微指令DR1=66HT1BUSDR2PLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSDR266H66H32H32H无效无效无效无效微地址:34HPC=0AH锁存微指令DR2=32HT2ALUAPLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSA32H32H76H76H无效无效无效无效微地址:35HPC=0AH锁存微指令A=76HT3取微指令RAMBUSIR1PLS1:微地址+1PLS2:PC+1PLS3:取微指令输出PLS4: BUSIR176H76H6EH6EH无效无效0AH0AH微地址:36HPC=0AH锁存微指令IR1=6EHMOV R2,#64微周期数据流程节拍数据总线地址总线操作寄存器T0RAM-寄存器R2PLS1：置微地址PLS2：PC+1PLS3：微指令输出PLS4：BUS-寄存器R06EH6EH64H64H0AH0AH0BH0BH微地址：1BHPC=0BH锁存微指令寄存器R2=64HT1取微指令RAM-BUS-IR1PLS1：微地址+1PLS2：PC+1PLS3：取指微指令输出PLS4：BUS-IR164H64H1EH1EH0BH0BH0CH0CH微地址：1CHPC=0CH锁存微指令IR1=1EHSUB A,R2微周期数据流程节拍数据总线地址总线操作寄存器T0ADR1PLS1:置微地址PLS2:PC+1PLS3:取微指令输出PLS4: ADR11EH1EH76H76H0CH0CH无效无效微地址:07HPC=0DH锁存微指令DR1=76HT1R0DR2PLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSDR276H76H64H64H无效无效无效无效微地址:08HPC=0DH锁存微指令DR2=64HT2ALUAPLS1:微地址+1PLS2:PC不变PLS3:微指令输出PLS4: BUSA64H64H12H12H无效无效无效无效微地址:09HPC=0DH锁存微指令A=51HT3取微指令RAMBUSIR1PLS1:微地址+1PLS2:PC不变PLS3:取微指令输出PLS4: BUSIR112H12H8FH8FH无效无效0DH0DH微地址:33HPC=0DH锁存微指令IR1=8FHSTA 30微周期数据流程节拍数据总线地址总线操作寄存器T0RAMBUSIR2PLS1:置微地址PLS2:PC+1PLS3:取微指令输出PLS4: BUSIR28FH8FH30H30H0DH0DH0EH0EH微地址:23HPC=0FH锁存微指令IR2=30HT1ARAM(30H)PLS1:微地址+1PLS2:PC+1PLS3:微指令输出PLS4:BUSRAM30H30H12H12H0EH0EH0FH0FH微地址:24HPC=10H锁存微指令RAM(30)=12HT2取微指令RAMBUSIR1PLS1:微地址+1PLS2:PC不变PLS3:取微指令输出PLS4: BUSIR112H12HFFH FFH0FH0FH10H10H微地址25HPC=10H锁存微指令IR1=FFHHALT微周期数据流程节拍数据总线地址总线操作寄存器T0置模型机为停止状态PLS1置微地址PLS2:停机PLS3:取微指令输出PLS4: BUSIR1FFHFFH无效无效0DH0DH