ch1EDA技术与数字系统设计

赵慧,EDA技术,课程简介,数字电路与逻辑设计为基础：学习了数字电路的基本设计方法。可编程逻辑器件：面向实际工程应用，紧跟技术发展，掌握数字系统新的设计方法。,课程宗旨,更新数字电路的设计观念，建立用PLD（PLDProgrammableLogicDevice）器件取代传统器件设计数字电路的思想更新数字系统设计手段，学会使用硬件描述语言（HardwareDescriptionLanguage）代替传统的数字电路设计方法来设计数字系统。,可编程逻辑器件(PLD)的定义,逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。可编程逻辑器件（PLDProgrammableLogicDevice）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。,课程内容,器件为什么能够编程了解大规模可编程逻辑器件的结构及工作原理怎样对器件编程熟悉一种EDA软件的使用方法（工具）以Altera公司的MaxPlusII为例掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）以VerilogHDL语言为例,教学安排,理论教学（20学时）2-6周周一5-6、周五7-8上机实践（12学时）3-6周周二9-12考核方式实验成绩（实验报告）30%理论笔试（考试）70%,参考书,王金明，数字系统设计与VerilogHDL，电子工业出版社。冯涛王程可编程逻辑器件开发技术MAXPLUSII入门与提高，人民邮电出版社。夏宇闻，数字系统设计Verilog实现，高等教育出版社。,数字电路与逻辑设计课程的回顾,布尔函数数字系统数学基础（卡诺图）数字电路设计的基本方法组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图,数字电路与逻辑设计课程的回顾,使用中、小规模器件设计电路（74、54系列）编码器（CD4532,CMOS）译码器（74LS138或74HC138或74HC139）比较器（74HC85四位数值比较器）数据选择器（74HC151）计数器（74HC161）移位寄存器（74LS194四位双向）,数字电路与逻辑设计课程的回顾,设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大。,数字电路与逻辑设计课程的回顾,采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度设计比较困难能方便地发现设计错误电路修改很麻烦提供方便的修改手段PLD器件的出现改变了这一切,PLD出现的背景,电路集成度不断提高（摩尔定律）SSIMSILSIVLSISoc计算机技术的发展使EDA技术得到广泛应用设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路（数字系统的实现方式）专用集成电路（ASICApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小,PLD器件的优点,集成度高，可以替代多至几千块通用IC芯片极大减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间保密性好,EDA技术及其发展数字系统的设计技术EDA设计流程及其工具,第一章EDA技术与数字系统设计,第一章EDA技术与数字系统设计,一.EDA技术及其发展,历史上，EDA经历了几次大的进步：CAD阶段（20世纪70年代）这一阶段EDA工具供应商只有几家，产品几乎都是一些单独的工具软件，主要有PCB(PrintedCircuitBoard)布线设计、电路模拟、逻辑模拟及版图的绘制等，这个时期的EDA一般称为CAD(ComputerAidedDesign)。,CAE阶段(20世纪80年代)20世纪80年代初，随着集成电路规模的增大，EDA技术有了较快的发展。许多软件公司如Mentor，DaisySystem及LogicSystem等进入市场，开始供应带电路图编辑工具和逻辑模拟工具的EDA软件，但每个软件只能完成其中的一项工作，通过顺序循环使用这些软件完成设计的全过程。随后由于采用了统一数据管理技术，因而能够将各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库集成为一个CAE(ComputerAidedEngineering)系统。,EDA阶段(20世纪90年代以来)EDA以逻辑综合、硬件行为仿真、参数分析和测试为重点。设计工具门类齐全，能够提供系统设计需要的全部工具，如描述设计意图的设计输入工具、具有逻辑综合和设计优化能力的设计工具以及验证设计和评估性能的仿真工具，能够在系统级、电路级和RTL及门级进行设计描述、综合和仿真。,未来的EDA技术将会向广度和深度两个方向发展,目前，全球EDA厂商有近百家之多，大体可分两类:一类是EDA专业软件公司，较著名的有MentorGraphics、CadenceDesignSystems、Synopsys、Synplicity、ViewlogicSystems和Protel等；另一类是半导体器件厂商，为了销售他们的产品而开发EDA工具，较著名的公司有Altera、Xilinx、AMD、TI和Lattice等。,EDA开发软件,EDA专业软件公司独立于半导体器件厂商，推出的EDA系统具有较好的标准化和兼容性，也比较注意追求技术上的先进性。半导体厂商开发的EDA工具，能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能。,EDA技术的特点,高层综合和优化高效采用硬件描述语言进行设计开放性和标准化,二.数字系统的设计技术,搭积木式设计（P3）基于EDA技术的设计1、Top-Down2、Bottom-Up,自下而上的设计(Bottom-Up)自下向上(Bottom-up)（也称为自底向上）的设计过程从最底层设计开始。设计系统硬件时，首先选择具体的元器件，用这些元器件通过逻辑电路设计，完成系统中各独立功能模块的设计，再把这些功能模块连接起来，总装成完整的硬件系统。,Bottom-up的设计过程第四步完成整个系统的测试与性能分析第三步由各个功能模块连成一个完整系统第二步由逻辑单元组成各个独立的功能模块第一步由基本门构成各个组合与时序逻辑单元,自上而下的设计（Top-Down）自上而下的设计，也可称为自顶向下的设计。是目前常用的数字系统设计方法，也是基于芯片的系统设计的主要方法。,Top-down的设计方法第一步系统层是一个包含输入输出的顶层模块，并用系统级行为描述加以表达，同时完成整个系统的模拟与性能分析。第二步整个系统进一步由各个功能模块组成，每个模块由更细化的行为描述加以表达。第三步由EDA综合工具完成到工艺库的映射,IP核（完成某种功能的设计模块）软IP是用硬件描述语言描述的功能块固IP是完成了综合的功能块硬IP提供设计的最终阶段产品：掩膜,IP复用技术与Soc,数字系统设计方法的演变,基于晶体管的设计面积基于门级模块的设计延时基于IP模块的设计移植基于平台的设计,三.EDA设计流程及其工具,ASIC及其设计流程,系统结构设计：分析并确定整个系统的功能、要求达到的性能、物理尺寸，确定采用何种制造工艺、设计周期和设计费用。,系统划分：将系统分割成各个功能子模块,逻辑设计与综合：将划分的各个子模块用文本(网表或硬件描述语言)、原理图等进行具体逻辑描述。,综合后仿真：从上一步得到网表文件，在这一步进行仿真验证,版图设计：版图设计是将逻辑设计中每一个逻辑元件、电阻、电容等以及它们之间的连线转换成集成电路制造所需要的版图信息,制版、流片：送IC生产线进行制版，光罩和流片，进行试验性生产,芯片测试：测试芯片是否符合设计要求，并评估成品率,版图验证：版图设计完成以后进行版图验证，主要包括：版图原理图比对、设计规则检查、电气规则检查。,参数提取与后仿真：验证完毕，进行版图的电路网表参数提取，把提取出的参数反注至网表文件，进行最后一步仿真验证工作。,FPGA/CPLD设计流程,设计准备:在对可编程逻辑器件的芯片进行设计之前，首先要进行方案论证、系统设计和器件选择等设计准备工作。,设计输入:原理图输入方式、硬件描述语言输入方式、波形输入方式,设计处理：器件设计中的核心环节。在设计处理过程中，编译软件将对设计输入文件进行逻辑化简、综合和优化，并适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。语法检查和设计规则检查逻辑优化和综合适配和分割,布局和布线,生成编程数据文件,设计校验：包括功能仿真和时序仿真功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。此时的仿真没有延时信息。时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称后仿真或延时仿真。由于不同器件的内部延时不一样，不同的布局、布线方案也给延时造成不同的影响，因此在设计处理以后，对系统和各模块进行时序仿真，分析其时序关系，估计设计的性能以及检查和消除竞争冒险等是非常有必要的,器件编程：将编程数据放到具体的可编程器件中去。,CPLD/FPGA开发工具,分为两大类：（1）一类设计软件由芯片制造商提供。如Altera公司前期推出的开发工具MAX+PLUSII就是较成功的PLD开发平台，后又推出了QuartausII开发软件；Xilinx公司的开发平台从Foundation系列到现在的ISE6.