深入了解IC内部结构ppt课件

设计五课王西(Ext.663)xi.wang,深入了解IC内部结构,Hardwareapplication,*课程大纲*,I/OportconfigurationOscillatorsResetcircuitAudiooutput:DACAudiooutput:PWMSomethingaboutESDEOSphenomenonLatch-upSomepopularcircuitsDebugexperience,I/Oportconfiguration,MOS场效应管,PMOS,NMOS,G,D,S,转移特性,电路符号,简化逻辑符号,电路符号,简化逻辑符号,转移特性,G,S,D,ID,ID,CMOS反相器、缓冲器,逻辑符号,内部结构简图,逻辑符号,内部结构简图,缓冲器,反相器,基本的输入端口类型,Pureinput,Pull-lowinput,Pull-highinput,输入端口的特性,InputPort一般为施密特触发器(SchmittTrigger)结构，三个重要参数为：VT+:输入正向翻转电压；VT-:输入负向翻转电压；VH=VT+-VT-:迟滞电压。,Vo-Vi特性曲线,波形图,实例,改进的pull-low结构,有些IC提供了改进的InputPull-low结构：当Controlreg为High时，Pull-low特性打开，高阻的WeakPull-lowResistor(约1M)和低阻的StrongPull-lowResistor(约100k)两者并联在Pin和VSS之间。当Input为Low时，StrongPull-low打开，输入阻抗较低；而当Input变为High时，StrongPull-low被禁止，此时的WeakPull-low仅消耗较小的输入电流。这样的结构具有更好的输入噪声抑制能力。,右图反映了InputVoltage呈LowHighLow连续变化时，由WeakPull-lowResistor和StrongPull-lowResistor并联而成的动态电阻阻值的变化情况。,基本的输出端口类型,OutputValuePortStatus0011,OutputValuePortStatus001Floating,OutputValuePortStatus0Floating11,缓冲输出(Buffer),NMOS漏极开路输出(OpenDrainNMOS),PMOS漏极开路输出(OpenDrainPMOS),(Sink),(Send),PMOS,NMOS,NMOS,PMOS,应用举例,I2C器件连接到I2C总线,NMOS漏极开路输出在I2C总线中的应用：,SDA和SCL都是双向线路，都通过一个电流源或上拉电阻连接到正的电源电压。当总线空闲时，这两条线路都是高电平，连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。,CMOS反相器的电压传输曲线,应用中需注意的问题,1.在输入端口配置成内部pull-low/pull-high的应用中，当输入信号源的内阻较大时，需注意内部pull-low/pull-high电阻的影响(此电阻的典型值：50k200k)。内部pull-low/pull-high电阻与信号源的内阻相串联，IC之inputport上的实际电压为输入信号电压在内部pull-low/pull-high电阻上产生的分压，故此时IC读到的high/low状态可能不正确。,2.若使用pureinput模式时，需注意不要使此I/Opin悬浮，仅从耗电的角度来解释，其原因有二：a)从右图中CMOS反相器的电压传输曲线来看，在输入高低电平转换期间(图中A-B之间的区域)，内部PMOS或NMOS处于可变电阻区及饱和区，此时流过的电流相对较大。当I/Opin悬浮时输入电平不定，频繁地在highlow之间转换，会有更多的机会进入到A-B区域，增加了IC的耗电；b)如果此I/O口是wake-up输入端口，还可能导致IC在sleepwake-up之间的频繁转换，增加IC的耗电。,3.对于输出端口，由于其内部开启的MOS管存在导通内阻，随着输出电流的增大，MOS管上的压降也将增大，I/O口实际的输出电压将降低。,A,B,Oscillators,典型的振荡器,1.R-Coscillator2.CMOSCrystaloscillator,*假定所有非门在Input=VDD时输出转态。第一暂稳态(X点电压波形下降阶段)：下降时间:3/2VDD1/2VDD此阶段电容C2放电:U(t)=U(0)et/RC1/2VDD=3/2VDDeT1/RCT1=RCln3第二暂稳态(X点电压波形上升阶段)：上升时间:-1/2VDD1/2VDD此阶段电容C2充电:U(t)=U()+U(0)-U()et/RC1/2VDD=VDD+-1/2VDD-VDDeT2/RCT2=RCln3振荡频率计算：T=T1+T2=2RCln3f=1/(2RCln3)=1/(2100k0.11.1)=45.45Hz,R-C振荡器分析,X,Y,-1/2VDD,1/2VDD,T1,3/2VDD,注意：实际IC电路因有反向保护二极管，电压只会大到VDD+0.6V及VSS-0.6V。,0,t,U,U,t,0,T2,实用R-C振荡器,1.Rext为镜像电流源电路之Bias电阻，决定镜像电流源电路的输出电流Ic。2.Ic愈大，电容C充电越快，时钟频率愈快。3.电容C由设计与制程决定。,U,VDD,VT+,VT-,t,0,Vc及Clock波形详图,电路示意图,Clock,Vc,初始状态：电容上没有电荷，电路从t=0时刻开始工作。,R-C振荡器的应用特性,工作时，一般VB(UROSC)电压约为1.0V1.7V之间。Sleepmode时，UROSC=VDD。ROSC愈大，FROSC愈慢，FROSC呈指数型下降；反之愈快。(图1)ROSC值不变而VDD变化时，FROSC也会随之变化。(图2)一般低温时FROSC变慢。若不特别筛选，Lot.byLot.的FROSC误差可能达到+/-20%。,(图1),(图2),CMOS晶体振荡器,CMOS反相器线性应用，与负反馈偏置电阻R1一起构成反相小信号放大器。Crystal与电容C1、C2构成型网络，形成180度相移电路。这一正反馈支路，也构成了共鸣回路。对于振荡电路来说，必须有正反馈，且闭环增益必须大于1。电阻R1导致了负反馈，增大了放大器的开环增益需求。R1通常尽量的大，以将反馈减到最小，同时克服上电时的电流泄漏。当使用1MHz20MHz的晶体时，R1应该在1M10M的范围里。对于陶瓷共振器，R1一般用1M。,许多MCU集成了反相放大器，用来与外部晶体或陶瓷共振器一起构成皮尔斯(pierce)振荡器结构。,标准皮尔斯振荡器结构，晶体工作频率:1MHz20MHz,Crystal应用关键参数,振荡频率精度:Crystal:+/-10ppm100ppm.(3,5ppm也有)Resonator:+/-2,000ppm10,000ppm串连电阻Rs;串连电感Ls;串连电容Cs;并联电容Cp:其中Rs影响振荡，Ls,Cs,Cp(710pF)影响精度。TypicalRef.(大概范围，详细请查供应商资料)Rs50k32768Hz,Rs1k2MHzRs1501(正回授放大).PNPN两端之电源必须能提供基本的Latch-up维持电流IH.Latch-up触发的机制:ItnURwV-TRonURsL-TRonmoreURwPNPNjunctionturnon.,Latch-up实例,从系统的角度看Latch-up,可能触发ICLatch-up的因素1.IC的I/O端口有超过额定的高电压(高于VDD+0.6V或者低于VSS-0.6V)，而导致基底电流。2.外加电源不稳，电源的瞬间波动，由CVDD/t产生的暂态电流。3.外加电源(VDD-VSS)过大。4.大电流输出脚，接到外部的电感性负载，产生瞬间的电动势，导致基底电流。5.射线(X射线、射线等)照射IC。,系统对策防Latch-up,保持系统电源稳定，大的Bulk电容，小的decoupling，Noiseby-pass电容不可省。大电流输出I/O，注意Layout及Loading。必要时Powerline加串小电阻，I/O并联Noiseby-pass电容。Reset电路、微分电路等易产生超过额定电压的地方可增加反向的箝位二极管，限制过高或过低的电压。改善电源，避免电源的阻抗过高(包括电源内阻和引出线电阻)。,避免Latch-up三原则：1.VinVDD，VoutVSS2.输入、输出电流1Ir=IC1+2IB=IC1(1+2/1)=IC2(1+2/2)=Iout(1+2/)假设1，则有：Iout=Ir=(VCC-UBE)/R3,下图所示为镜像电流源(CurrentMirrorSource)电路，其中Q1、Q2两管特性完全一致。,可见，当参考电流Ir的大小固定时，电流源输出电流Iout也就相应恒定；Ir改变，Iout也随之改变。,AC负载控制,Digitalground,ACLine&VDD,Debugexperience,客户问题处理,需对不良品、良品进行编号、功能检验、核对和保存。要保护好良品，对其进行操作需格外小心。客户问题之书面分析。（不上电分析，动脑不动手）不良问题的复制。问题分析：隔离、简化、找出问题点。,不良问题复制,改变电源电压。改变CPU频率。调整温度高低。EV系统模拟。善用仪器。,问题分析建言,技术为本、胆大心细。不要被客户所误导，应坚持独立思考。不要先入为主，以免将问题的分析引向歧途。不要机械地照搬规则，要注意到规则本身的局限性，并灵活运用之。眼睛所见并不总是事实，要注意测试方法的合