低功耗CMOS射频集成电路的设计与研究.docx

低功耗CMOS射频集成电路的设计与研究 2005年第3期 第7卷(总第31期) 淮南师范学院 JOURNALOFHUAINANNORMALUNIVERSITY No.3,2005 GeneralNo.31,Vo1.7 低功耗CMOS射频集成电路的设计与研究 徐锋 (淮南师范学院物理系,安徽淮南232001) 【摘要】文章介绍了目前CMOS射频集成电路中低功耗技术研究所取得的几种成果,评述了其 中存在的问题.最后指出了该领域中未来的研究方向. 【关键词】射频电路;集成电路;CMOSRF;收发器;低功耗 【中图分类号】0441.I【文献标”LqAIA【文章编号】1009-9530(2005)030012-03 ? 1引育 随着电路规模的不断扩大,集成度的不断提 高,高速度高性能系统级芯片的功耗成为日渐突出 的问题,由此而引起的芯片散热设计难度和封装成 本越来越高,芯片的可靠性也受到很大的影响.另 外由于集成电路在各种便携式电子产品中的广泛 应用.但其应用往往受到电池寿命的限制,而电池 寿命的改进余地不大,功耗自然成为这些应用的关 键衡量指标.因此进行低功耗设计已成为必然趋 势. 2CMOS射频集成电路简介【 广义上讲,射频是指无线通信所用的频段,在 250MHz到3OMHz的范围内.无线通信所具有的高 度机动性,灵活性使它的应用范围日益广泛.预计 到2010年,无线通信用户将达到10亿人,市场的 巨大需求也造成了对射频集成电路的需求.原来的 混合电路由于不能满足低成本,低功耗和高容量的 要求,而必然要被集成度越来越高的集成电路所取 代,并最终形成单元射频收发机芯片. 在以往的收发机芯片中,数字处理部分通常采 用低成本的标准CMOS-V艺,射频前端一般采用 硅CMOS,GaAs,Bipolar或BiCMOS等工艺. 由于数字处理部分通常占到芯片面积的75% 以上,集成度,成本以及功耗等指标的要求使得硅 CM0S工艺应用最为广泛.只有实现CM0S集成射 频前端,才能实现单片集成的收发器并最终实现单 片集成的移动通信产品. 与其他工艺相比.CMOS工艺存在跨导小,频 率特性差,躁声大以及无源器件集成困难等不足. 为实现CMOS射频集成电路,在系统级上需要研 究收发器件体系结构以尽量减少乃至消除收发器 中所需无源器件,降低系统对于射频前端的技术指 标要求;在电路级上需要研究能够工作在射频频段 的高性能单元电路和高品质因数的无源器件. 最近几年,随着技术水平的提高,世界各国的 研究人员在CM0S射频集成电路的设计和制作方 面进行了大量的研究,使其性能不断得到提高,因 此CMOS射频集成电路是未来发展的趋势,乐观 的估计,CMOS射频集成电路将彻底改变无线通信 的面貌. 2.1收发器前端的体系结构 由射频集成电路构成的接收机前端的通用结 构如图1所示. 黻ll曩I 图1无线收发机模块 通过天线接收进来的射频信号经滤波和低噪 声放大02qA,lownoiseamplifier)放大后,与锁相 环fPLL.phaselockedloop)控制的压控振荡器 (vco.voltage-controlledscillator)Pi:产生的本地振 荡信号经混频器(mr)混频,产生固定的中频信 号,然后经放大后送到一般的模拟后端进行处理. 或者经数模转换送到数字后端DSP进行处理.在 发送信g-时,从模拟后端送来的模拟信g-,或者从 【收稿日期】2005一O213 【作者简介】徐锋(19r77一),男,安徽淮南人,淮南师范学院物理系助教. 第3期徐锋:低功耗CMOS射频集成电路的设计与研究l3 数字后端送来的由数字信号经数模转换来的模拟 信号也和本地振荡信号混频后产生高频信号,经过 功率放大器(PA)放大,然后再通过天线发送出去. 2.2目前存在的问题 在一一些整体实现中,根据应用背景的不同,集 成了不同的模块,但均没有把整个收发机的前端实 现在一个芯片中,因为作为发射部件的功率放大器 的功率较大,信号的摆动幅度较大,从而耗散较多 的热量,影响其他部件,特别是锁相环和压控振荡 器的精度.而如果集成数模转换器和模数转换器, 较大的数字信号所引起的噪声很可能淹没或干扰 较为微弱的射频数字信号.这些问题使一个完全集 成的收发前端的实现还有难度. 另外,各个模块也都有进一步优化的必要.只 有在这些模块的性能得到更大改善的前提下,才能 进一步构造性能完全可以同传统的分立器件相媲 美的全集成射频前端芯片. 目前DSMRF设计面临的几个问题: (1)RF设计是在射频段的模拟设计阶段,所以 其本质是模拟设计,在DSM模拟设计中,设计人员 会遇到一些不曾遇到的问题.以前的模拟CMoS 设计都使用大尺寸的晶体管,大尺寸的晶体管的器 件行为简单,只简单地按比例缩小.而当CMOS进 入DSM阶段时,去定量的分析它们是很困难的. (2)在RFCM0S设计中,功耗问题是很关键 的.对移动通信应用,重量,尺寸和通话时间较为严 格,传输环境也较为严重,而在这一方面RF电路 仍落后与BJT实现的性能,尤其当能耗成为主要 考虑因素时.在一典型的接收机中,总功耗的30% 一 4O%被RF前端消耗的.如对一典型的900MHz RF接收机,高级的BJ,r工艺下,在接收模式下消耗 约为50mA,而在目前的RF接收机中,RF前端消 耗约为6o一100mA.功耗的增加意味着在同样的通 话等待时问内,电池的成本回上升,重量和尺寸也 会加大.这样低成本的CMOS技术带来的一切优 势都会由于电池成本上升而抵消. (3)噪声干扰问题. 3CMoS射频集成电路中的低功耗技术 3.1低功耗调制电路 在RF电路中通常采用低噪声放大器和LC振 荡电路接收的信号调制到一个很窄的频带上. 低噪声放大器是RF电路中不可或缺的部件. 天线所接收的信号可能在亚微伏的量级,完全有可 能淹没在噪声中,所以一个性能优良的低噪声放大 器是十分必需的.由于低噪声放大器的前一级通常 是天线或带通滤波器,为了达到功率的最大传输, 放大器的输入级最好与5OQ匹配.低噪声放大器 通常有以下几种结构阻性端口,1/gm端口,并联一 串联反馈,感性负反馈,如图2所示.阻性端口使用 电阻来实现阻抗匹配,这个电阻不但会产生热噪 声,而且会削弱输入信号,因此这种结构会对噪声 指数造成较大的恶化.1/gin端口这种结构使用共 栅放大级的源端作为输入端口,这种结构所能取得 的最小噪声指数在3dB以上.并联一串联反馈结构 则使用电阻并联和串联反馈来设置LNA的输入阻 抗和输出阻抗,但它要求较高品质因数的片上电 阻,这在CMoS-r”艺中一般是不可求的.由于该结 构本质上是宽带放大的,所以它所消耗的功率也比 其它形式的电路大.感性负反馈则使用串联在源端 的电感来提供匹配阻抗,它没有引入额#1-的热噪 声,相比较而言,这种结构的噪声性能最为优越.所 以目前应用最为广泛. 图2低噪声放大器结构 (a)阻性端口;(b)1/gm端口; (c)并联一串联反馈;(d)感性负反馈. 低噪声放大器必须提供足够大的增益,而调制 电路伏特增益是g用,其中是调制电路的在振 荡时的阻抗.而这一阻抗是由电感的品质因子Q 决定的,Q(ooL)=Q/(oC),所以电压增益就是 qgJ(ooC).因此如果放大器的MoS的功耗与宽度 成比例,那么与电压增益也是成比例.唯一的方 法就是增大Q值.假定旷r是固定值,图3显示 了在一定电压增益下品质因子Q与漏极电流的关 系. 4O 35 o30 暑25 童20 5 O otf.ChIp VoD 0ul C O1234567891O 图3共源级NMOS放大器品质因子Q与 漏极电流的函数关系 所以在满足一定性能指标的要求下,增大Q 值可以降低功耗.同样增大Q值也可以降低功耗 以及减少相位噪声. 14淮南师范-W-院第7卷 3.2低功耗混频器 ?昆频器是RF电路中最关键的模块,它实现了 频率变换过程,混频器的设计要综合考虑线性度, 转换增益,端口到端口的隔离度等指标.在低功耗 混频器设计中最直接的方法就是减小MOS管宽 度.文献4在混频器中采用共源共栅的N沟道和 P沟道器件,可以保证电流的再利用,从而降低功 耗.但是由于使用P沟道器件降低混频器最高工作 频率.通常认为Gilbert乘法器是堆叠形式的电路, 要求电源电压较大.但是文献5】以实验证明,采 0.8pmCMOS工艺的Gilbert乘法器既可以用于上 变频器也可以用于下变频器.对于下变频器,在工 作频率为1.9GHz时,电源电压可以低至1.8V;Xff于 上变频器,在工作频率高达5GHz时,电源电压可 以低至1.5V.另外可以采用新型乘法器结构进一步 降低电源电压.文献【6】提出一种并行的四象限乘 法器结构,它在电源与地之间只有一个管子,工作 的电源电压可以低至1.2V. 3.3低功耗频率综合器 频率综合器通过对一个具有较高频率稳准度 的参考信号源施加加,减,乘,除四则运算来获得频 率稳准度与参考源相同数量级的一系列频率,主要 用于产生收发器中信道选择的本振信号,是CMOS 集成收发器中关键的单元电路. 最常见的是锁相频率综合器,它主要的缺点是 频率分频比大,可编程分频器的设计复杂,功耗大, 频率切换时间长.直接数字频率综合器在一定的时 钟驱动下,按一定的间隔读出存储器中存储的数字 正弦波形值,经数模转换器变为模拟信号,并由低 通滤波器滤除高频杂散信号.直接数字频率综合器 的优点是频率分辨率高,跳频时间短,功耗低.但它 工作频率一般限制在100MHz以下,而且杂散输出 较大.目前主要的应用是与锁相频率综合器组成高 分辨率的混合环型射频频率综合器. 3.4低功耗功率放大器 功率放大器是收发器中主要的大功耗单元.为 了提高功率附加效率(Poweraddedeitiency),一般 采用非线性功率放大器. 但是非线性功率放大器仅适用于恒包络调制 方案.为了提高频谱利用率,通常采用多电平调器. 这就要求要对非线性功率放大器进行非线性补偿. CMOS工艺自身的一些特性是实现CMOS集 成功率放大器的主要障碍.随着CMOS工艺的发 展,器件尺寸越来越小,能够工作在射频频段,但是 同时栅氧层也越来越薄,使得输出电压摆幅受限. 另一方面,CMOS器件的电流驱动能力低,只有采 用大尺寸器件才能实现较大的驱动电流,而大尺寸 器件不仅使得前级的电容负载较重,而且使得功率 放大器的匹配网络中电感值较大,难以集成.所以 CMOS功率放大器的电压,电流驱动能力都较小. 由于功率放大器输出大电压或大电流摆幅的信号, 在实现单片集成时必然通过衬底耦合影响其它电 路模块的工作. 4小结 对于CMOSRF电路,功耗始终是一个重要的 性能指标.低功耗射频集成电路的设计及研究必将 越来越受到关注,今后对于射频集成电路的研究一 方面要在系统结构级层次上进行合理规划,另一方 面在电路级上要不断完善各个模块的性能.以上两 个方面将是未来研究的重要方向. 【参考文献】 【1】陈继伟,石秉学.CMOS射频集成电路:成果与展望【J.微 电子学,2oo1,(11) 【21:F志华,吴恩德.CMOS射频集成电路的现状与进展【J. 电子,2oo1,(2) 【31A.A.Abidi,H.Darabi.LowPowerRFIntegratedCircuits: PrinciplesandPractice【J.ACM,1999 4Pj.Sullivaneta1.Lowvoltageperformanceofamicrowave CMOSgilbertcelltIlixer【J.IEEEJoumalofSolid-state Circuits.July1997,32) 5Shuo-YuanHsiao.AparallelstructureforCM0Sfour- quadrantanalogmukipliersanditsapplicationtoa2GHz RFdownconversionmixer【J】.IEEEJoumalofSolid-state Circuits,June1998,33(6) 【6JanCorls,MichelS.J.A1.5GHzhighlylinearCMOS downconversionmixer【J.ProceedingoftheEuropeanSolid StateCircuits,July1995,30(7) TheresearchandimplementationoflowpowerC1MOSradiofrequencyintegratedcircuits XUFeng (PhysicsDepartment,HuainanNormalUniversity,Huainan232001,China) AbstractAchievemen