第三章 组合逻辑电路

第3章组合逻辑电路,学习要点：组合电路的分析方法和设计方法利用数据选择器进行逻辑设计的方法加法器、编码器、译码器等中规模集成电路的逻辑功能和使用方法VHDL硬件描述语言程序设计方法并能使用VHDL语言进行简单硬件设计,第3章组合逻辑电路,3.1组合逻辑电路的分析与设计方法,3.2常用的中规模组合逻辑器件及应用,3.3组合逻辑电路中的竞争与险象,3.4VHDL硬件描述语言,3.1.1组合逻辑电路的分析方法,3.1.2组合逻辑电路的设计方法,3.1组合逻辑电路的分析与设计方法,组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）,3.1.1组合逻辑电路的分析方法,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,逻辑图,逻辑表达式,例：,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,真值表,电路功能描述,3.1.2组合逻辑电路的设计方法,例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。,1,穷举法,1,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,4,逻辑变换,5,逻辑电路图,用与非门实现,用异或门实现,真值表,电路功能描述,例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,1,穷举法,1,2,2,逻辑表达式,3,卡诺图,最简与或表达式,化简,4,5,逻辑变换,6,逻辑电路图,3,化简,4,1,1,1,Y=,AB,+AC,5,6,.,3.1.3组合电路设计中应考虑的问题,一、逻辑函数形式的变换二、多输出组合逻辑电路的设计三、包含无关项的组合电路设计四、考虑级数的组合逻辑电路设计,.,一、逻辑函数形式的变换,在实际设计，有时要求只能使用特定类型的门电路，为此要将已获得的逻辑函数变换成相应的形式。如果要求是用“与非门”实现则须转换成“与非-与非式”，用“与或非门”实现则须转换成“与或非式”。,.,二、多输出组合电路的设计,有时电路的输出不只一个，其设计思路和单输出的基本相同，只是在设计时要将多个输出看成一个整体，在化简时不能孤立地以使每个输出化为最简为目标，应考虑各个输出信号之间的关系，找出多个输出间的共同项，力求使整体电路达到最简。例用“与非门”实现下列函数：,.,二、多输出组合电路的设计,.,三、考虑级数的组合电路的设计,前面所讨论的设计主要追求电路最简为目标，而没有考虑电路的速度。在设计电路级数增加时，传输延迟时间增大，导致电路速度变慢。例用“与非门”和“与或非门”分别实现下列函数。,3.2.1半加器和全加器,3.2.2加法器,3.2.3加法器的应用,3.2加法器,1、半加器,3.2.1半加器和全加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。,全加器的逻辑图和逻辑符号,用与门和或门实现,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,3.2.2加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,2、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,4位超前进位加法器递推公式,超前进位发生器,加法器的级连,集成二进制4位超前进位加法器,3.2.3加法器的应用,1、8421BCD码转换为余3码,BCD码+0011=余3码,2、二进制并行加法/减法器,3.3.11位数值比较器,3.3.24位数值比较器,3.3.3数值比较器的位数扩展,3.3数值比较器,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,3.3.11位数值比较器,设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,逻辑表达式,逻辑图,3.3.24位数值比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A与B的比较结果，AB、AB、AB和A=B必须预先分别预置为0、0、1。,3.4.1二进制编码器,3.4.2二-十进制编码器,3.4编码器,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,0,0,0,0,01,010,01,1,10,0,101,11,0,1,1,1,实现编码操作的电路称为编码器。,3.4.1二进制编码器,1、3位二进制编码器,输入8个互斥的信号输出3位二进制代码,真值表,逻辑表达式,逻辑图,2、3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,3.4.2二-十进制编码器,1、8421BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑图,2、8421BCD码优先编码器,真值表,逻辑表达式,逻辑图,3、集成10线-4线优先编码器,3.5译码器,逻辑表达式,逻辑图,电路特点：与门组成的阵列,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,Y,8,Y,9,Y,10,Y,11,Y,12,Y,13,Y,14,Y,15,使能,译码输出,A,0,A,1,A,2,A,3,“,1,”,译码输入,A,0,A,1,A,2,G1,G,2A,G,2B,低位片,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,A,0,A,1,A,2,高位片,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,3、74LS138的级联,G1,G,2A,G,2B,真值表,逻辑表达式,逻辑图,、集成8421BCD码译码器74LS42,2、显示译码器,真值表仅适用于共阴极LED,真值表,a的卡诺图,b的卡诺图,c的卡诺图,d的卡诺图,e的卡诺图,f的卡诺图,g的卡诺图,逻辑表达式,逻辑图,功能表,辅助端功能,3.5.4译码器的应用,1、用二进制译码器实现逻辑函数,画出用二进制译码器和与非门实现这些函数的接线图。,写出函数的标准与或表达式，并变换为与非-与非形式。,3.6数据选择器,.,3.6.14选1数据选择器,A1,A0,Y,D1,D2,D3,D4,.,3.6.14选1数据选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,逻辑图,3.6.2集成数据选择器,集成双4选1数据选择器74LS153,集成8选1数据选择器74LS151,74LS151的真值表,数据选择器的扩展,3.6.3用数据选择器实现逻辑函数,基本原理,数据选择器的主要特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,基本步骤,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,求Di的方法,（2）真值表法,C=0时L=1，故D1=C,求Di的方法,（3）图形法,用数据选择器实现函数：,例,选用8选1数据选择器74LS151,设A2=A、A1=B、A0=C,求Di,画连线图,3.7数据分配器,.,3.7.11路-4路数据分配器