基于现场可编程逻辑器件的图像传感器驱动时序生成技术.doc

武汉工业学院毕 业 设 计设计题目：基于现场可编程逻辑器件的图 像传感器驱动时序生成技术姓 名 肖 国 平 学 号 071203207 院 (系) 数理科学系 专 业 电子信息科学与技术指导教师 陈 西 曲 2011年6月11日28 / 32目 录摘要IAbstractII1 可编程逻辑器件概述11.1 可编程逻辑器件的发展及应用11.2 可编程逻辑器件的优点21.3 VHDL的基本介绍21.4 VHDL系统设计的特点31.5 VHDL语言的优点41.6 VHDL语言设计数字系统的特点52 CCD的相关介绍72.1 CCD的简介与应用72.2 CCD的工作原理82.2.1 CCD的MOS结构及存贮电荷原理82.2.2 电荷的转移与传输92.3 CCD与CMOS工作原理比较102.4 CCD驱动时序生成技术123 CCD驱动电路的设计133.1 线阵CCD驱动电路设计的几种方法133.2 EPROM驱动方法133.3 IC驱动方法143.4 单片驱动方法153.5 编程逻辑器件设计法153.6 四种设计方法比较164 时序电路的设计及仿真184.1 引言184.2 输出CCD驱动时序发生器原理184.2.1 芯片结构说明184.2.2 驱动时序分析194.3 CCD驱动时序的CPLD实现204.3.1 复杂可编程逻辑器件(CPLD)204.3.2 CCD驱动时序的VHDL描述214.4 CCD驱动时序的系统仿真22结束语25致 谢26参考文献27摘要本文的预期目标是用一种硬件描述语言在一种可编程逻辑器件上实现驱动时序生成。在实际成像系统中，成像传感器要输出图像信号，必须有高速时序驱动才能工作。典型的图像传感器都是在一定时序信号驱动下才能将图像信号转化成一定顺序的行列视频原始图像信号。一般分离元件组成的时序发生器电路几乎不可能产生符合如此高速要求的脉冲驱动，而现代可编程逻辑器件符合这一要求，所以常常用在专用的图像传感器驱动时序产生电路当中。本文就是通过基于复杂可编程逻辑器件(CPLD)的CCD的驱动时序电路设计来说明这一问题。本文应用CCD中编程逻辑器件设计法来实现这一电路的设计，用VHDL语言对电路进行描述。因为要检验这一电路是否合乎要求，在最后测试过程中通过QUARTUS软件对驱动时序发生器进行仿真得出仿真波形。最后并比较了仿真波形和理论波形，比较结果表明，该设计电路能满如要求，达到了预期目标。关键词：复杂可编程逻辑器件(CPLD)；CCD；驱动时序；VHDLAbstractThis paper anticipated target is to use a hardware description language in programmable logic devices on its timing generation driver. In the actual imaging system， imaging sensors to output image signal，there must be high speed sequential driver can work. The typical image sensor in certain timing signal is driven by the image signal can be transformed into the ranks of the correct order video original image signal. General separation components timing generator circuit is almost impossible to produce comply with such high requirements，and the pulse drive modern programmable logic devices conform to this request，so often use in special image sensor drive timing of produce circuit. This paper is based on complex programmable logic devices (CPLD) of CCD driver timing circuit design to explain the problem. This paper applied in the CCD programming logical device design method to realize this circuit design，with VHDL language to circuit is described herein. Because want to test the circuit is suitable in the final whether，test process through the QUARTUS software simulation to drive timing generator that simulation waveform. Finally and compares the simulation waveform and theoretic waveform，the comparison results show that the circuit design can full if request，can achieve the desired goals. Key words: complex programmable logic device (CPLD); CCD; Driving Time; VHDL1 可编程逻辑器件概述1.1 可编程逻辑器件的发展及应用当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代1-3。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。随着应用系统向高速度、低功耗和低电压方向的发展，对电路设计的要求越来越高传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。同时，由于IC设计与工艺技术水平的提高，集成电路规模越来越大，复杂程度越来越高。目前已经可以将整个系统集成在一个芯片上，即片上系统(System on a Chip缩写为SOC)4-6，这种芯片以具有系统级性能的复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)为主要代表。与主要实现组合逻辑功能的CPLD相比，FPGA主要用于实现时序逻辑功能。对于ASIC设计来说，采用FPGA在实现小型化、集成化和高可靠性系统的同时，还可以减少风险、降低成本、缩短开发周期。CPLD(Complex programmable Logic Device，复杂可编程逻辑器件)和FPGA(Field programmable Gates Array，现场可编程门阵列)都是可编程逻辑器件7，它们是在PAL、GAL等逻辑器件基础上发展起来的8。同以往的PAL、GAL相比，FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上百块通用IC芯片。这种芯片具有可编程和实现方案容易改动等特点。由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM、PROM、或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块EPROM芯片，就能实现一种新的功能。它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在检验等优点，因此，可广泛应用于产品的原理设计和产品生产之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件9。在现代电子系统中，数字系统所占的比例越来越大。系统发展的越势是数字化和集成化，而CPLD/FPGA作为可编程ASIC(专用集成电路)器件，它将在数字逻辑系统中发挥越来越重要的作用。 1.2 可编程逻辑器件的优点固定逻辑器件和PLD各有自己的优点。例如，固定逻辑设计经常更适合大批量应用，因为它们可更为经济地大批量生产。对有些需要极高性能的应用，固定逻辑也可能是最佳的选择。然而，可编程逻辑器件提供了一些优于固定逻辑器件的重要优点，包括：PLD在设计过程中为客户提供了更大的灵活性，因为对于PLD来说，设计反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到。 PLD不需要漫长的前置时间来制造原型或正式产品。PLD器件已经放在分销商的货架上并可随时付运。PLD不需要客户支付高昂的NRE成本和购买昂贵的掩模组，PLD供应商在设计其可编程器件时已经支付了这些成本，并且可通过PLD产品线延续多年的生命期来分摊这些成本。 PLD允许客户在需要时仅订购所需要的数量，从而使客户可控制库存。采用固定逻辑器件的客户经常会面临需要废弃的过量库存，而当对其产品的需求高涨时，他们又可能为器件供货不足所苦，并且不得不面对生产延迟的现实。PLD甚至在设备付运到客户那儿以后还可以重新编程。事实上，由于有了可编程逻辑器件，一些设备制造商现在正在尝试为已经安装在现场的产品增加新功能或者进行升级。要实现这一点，只需要通过因特网将新的编程文件上载到PLD就可以在系统中创建出新的硬件逻辑。过去几年时间里，可编程逻辑供应商取得了巨大的技术进步，以致现在PLD被众多设计人员视为是逻辑解决方案的当然之选。能够实现这一点的重要原因之一是象Xilinx这样的PLD供应商是无晶圆制造厂企业，并不直接拥有芯片制造工厂，Xilinx将芯片制造工作外包给IBM Microelectronics 和 UMC这样的主要业务就是制造芯片的合作伙伴。这一策略使Xilinx可以集中精力设计新产品结构、软件工具和IP核心，同时还可以利用最先进的半导体制造工艺技术。先进的工艺技术在一系列关键领域为PLD提供了帮助：更快的性能、集成更多功能、降低功耗和成本等。1.3 VHDL的基本介绍VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言10。自IEEE公布了VHDL的标准版本，IEEE-1076(简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，(简称93版)。 现在，VHDL和Virology作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Virology语言将承担起大部分的数字系统设计任务。VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。VHDL的英文全写是：VHSIC(Very High Speed Integrated Circuit)Hardware Description Language。翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分，及端口)和内部(或称不可视部分) 11-13，既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。1.4 VHDL系统设计的特点与其他硬件描述语言相比，VHDL具有以下特点：功能强大、设计灵活。VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计，既支持模块化设计，又支持层次化设计。支持广泛、易于修改。由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。强大的系统硬件描述能力。VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。独立于器件的设计、与工艺无关。设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。很强的移植能力。VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。易于共享和复用14。VHDL采用基于库(Library)的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。1.5 VHDL语言的优点传统的硬件电路设计方法是采用自下而上的设计方法，即根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规格书和系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统的功能框图；接着就进行各功能模块的细化和电路设计；各功能模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便。为了提高开发的效率，增加已有开发成果的可继承性以及缩短开发周期，各ASIC研制和生产厂家相继开发了具有自己特色的电路硬件描述语言(Hardware Description Language，简称HDL)。但这些硬件描述语言差异很大，各自只能在自己的特定设计环境中使用，这给设计者之间的相互交流带来了极大的困难。因此，开发一种强大的、标准化的硬件描述语言作为可相互交流的设计环境已势在必行。于是，美国于1981年提出了一种新的、标准化的HDL，称之为VHSIC(Very High Speed Integrated Circuit) Hardware Description Language，简称VHDL。这是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自动综合到门级电路，最后用PLD实现其功能。综合起来讲，VHDL语言具有如下优点：(1)覆盖面广，描述能力强，是一个多层次的硬件描述语言。在VHDL语言中，设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述。(2)具有良好的可读性，即容易被计算机接受，也容易被读者理解。(3)使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。(4)支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共同承担，VHDL为设计的分解和设计的再利用提供了有力的支持。1.6 VHDL语言设计数字系统的特点当电路系统采用VHDL语言设计其硬件时，与传统的电路设计方法相比较，具有如下的特点：(1)采用自上而下的设计方法。即从系统总体要求出发，自上而下地逐步将设计的内容细化，最后完成系统硬件的整体设计。在设计的过程中，对系统自上而下分成三个层次进行设计：第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模型的描述。一般来说，对系统进行行为描述的目的是试图在系统设计的初始阶段，通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段，并不真正考虑其实际的操作和算法用何种方法来实现，而是考虑系统的结构及其工作的过程是否能到达系统设计的要求。第二层次是RTL方式描述。这一层次称为寄存器传输描述(又称数据流描述)。如前所述，用行为方式描述的系统结构的程序，其抽象程度高，是很难直接映射到具体逻辑元件结构的。要想得到硬件的具体实现，必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序。也就是说，系统采用RTL方式描述，才能导出系统的逻辑表达式，才能进行逻辑综合。第三层次是逻辑综合。即利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件(门级网络表)。此时，如果需要，可将逻辑综合的结果以逻辑原理图的方式输出。此后可对综合的结果在门电路级上进行仿真，并检查其时序关系。应用逻辑综合工具产生的门级网络表，将其转换成PLD的编程码点，即可利用PLD实现硬件电路的设计15。由自上而下的设计过程可知，从总体行为设计开始到最终的逻辑综合，每一步都要进行仿真检查，这样有利于尽早发现设计中存在的问题，从而可以大大缩短系统的设计周期。(2)系统可大量采用PLD芯片。由于目前众多制造PLD芯片的厂家，其工具软件均支持VHDL语言的编程。所以利用VHDL语言设计数字系统时，可以根据硬件电路的设计需要，自行利用PLD设计自用的ASIC芯片，而无须受通用元器件的限制。(3)采用系统早期仿真。从自上而下的设计过程中可以看到，在系统设计过程中要进行三级仿真，即行为层次仿真、RTL层次仿真和门级层次仿真。这三级仿真贯穿系统设计的全过程，从而可以在系统设计的早期发现设计中存在的问题，大大缩短系统设计的周期，节约大量的人力和物力。(4)降低了硬件电路设计难度。在传统的设计方法中，往往要求设计者在设计电路之前写出该电路的逻辑表达式或真值表(或时序电路的状态表)。这一工作是相当困难和繁杂的，特别是当系统比较复杂时更是如此。而利用VHDL语言设计硬件电路时，就可以使设计者免除编写逻辑表达式或真值表之苦，从而大大降低了设计的难度，也缩短了设计的周期。(5)主要设计文件是用VHDL语言编写的源程序。与传统的电路原理图相比，使用VHDL源程序有许多好处：其一是资料量小，便于保存。其二是可继承性好。当设计其他硬件电路时，可使用文件中的某些库、进程和过程等描述某些局部硬件电路的程序。其三是阅读方便。阅读程序比阅读电路原理图要更容易一些，阅读者很容易在程序中看出某一电路的工做原理和逻辑关系。而要从电路原理图中推知其工作原理则需要较多的硬件知识和经验。2 CCD的相关介绍2.1 CCD的简介与应用CCD，英文全称：Charge-coupled Device，中文全称：电荷耦合元件。可以称为CCD图像传感器。CCD是一种半导体器件，能够把光学影像转化为数字信号。CCD上植入的微小光敏物质称作像素(Pixel)。一块CCD上包含的像素数越多，其提供的画面分辨率也就越高。CCD的作用就像胶片一样，但它是把图像像素转换成数字信号。CCD上有许多排列整齐的电容，能感应光线，并将影像转变成数字信号。经由外部电路的控制，每个小电容能将其所带的电荷转给它相邻的电容。CCD广泛应用在数位摄影、天文学，尤其是光学遥测技术、光学与频谱望远镜，和高速摄影技术如Lucky imaging。CCD在摄像机、数码相机和扫描仪中应用广泛，只不过摄像机中使用的是点阵CCD，即包括x、y两个方向用于摄取平面图像，而扫描仪中使用的是线性CCD，它只有x一个方向，y方向扫描由扫描仪的机械装置来完成。CCD的加工工艺有两种，一种是TTL工艺，一种是CMOS工艺，现在市场上所说的CCD和CMOS其实都是CCD，只不过是加工工艺不同，前者是毫安级的耗电量，而后者是微安级的耗电量。TTL工艺下的CCD成像质量要优于CMOS工艺下的CCD。CCD广泛用于工业，民用产品。四十年来，CCD器件及其应用技术的研究取得了惊人的进展，特别是在图像传感和非接触测量领域的发展更为迅速。随着CCD技术和理论的不断发展，CCD技术应用的广度与深度必将越来越大16。CCD是使用一种高感光度的半导体材料集成，它能够根据照射在其面上的光线产生相应的电荷信号，在通过模数转换器芯片转换成“0”或“1”的数字信号，这种数字信号经过压缩和程序排列后，可由闪速存储器或硬盘卡保存即收光信号转换成计算机能识别的电子图像信号，可对被侧物体进行准确的测量、分析。含格状排列像素的CCD应用于数码相机、光学扫瞄仪与摄影机的感光元件。其光效率可达70%(能捕捉到70%的入射光)，优于传统菲林(底片)的2%，因此CCD迅速获得天文学家的大量采用。经冷冻的CCD同时在1990年代初亦广泛应用于天文摄影与各种夜视装置，而各大型天文台亦不断研发高像数CCD以拍摄极高解像之天体照片。CCD在天文学方面有一种奇妙的应用方式，能使固定式的望远镜发挥有如带追踪望远镜的功能。方法是让CCD上电荷读取和移动的方向与天体运行方向一致，速度也同步，以CCD导星不仅能使望远镜有效纠正追踪误差，还能使望远镜记录到比原来更大的视场。一般的CCD大多能感应红外线，所以衍生出红外线影像、夜视装置、零照度(或趋近零照度)摄影机/照相机等。为了减低红外线干扰，天文用CCD常以液态氮或半导体冷却，因室温下的物体会有红外线的黑体幅射效应。CCD对红外线的敏感度造成另一种效应，各种配备CCD的数码相机或录影机若没加装红外线滤镜，很容易拍到遥控器发出的红外线 。降低温度可减少电容阵列上的暗电流，增进CCD在低照度的敏感度，甚至对紫外线和可见光的敏感度也随之提升(信噪比提高)。 温度噪声、暗电流(dark current)和宇宙辐射都会影响CCD表面的像素。天文学家利用快门的开阖，让CCD多次曝光，取其平均值以缓解干扰效应。为去除背景噪声，要先在快门关闭时取影像讯号的平均值，即为暗框(dark frame)。然后打开快门，取得影像后减去暗框的值，再滤除系统噪声(暗点和亮点等等)，得到更清晰的细节。天文摄影所用的冷却CCD照相机必须以接环固定在成像位置，防止外来光线或震动影响。同时亦因为大多数影像平台生来笨重，要拍摄星系、星云等暗弱天体的影像，天文学家利用自动导星技术。大多数的自动导星系统使用额外的不同轴CCD监测任何影像的偏移，然而也有一些系统将主镜接驳在拍摄用之CCD相机上 。以光学装置把主镜内部份星光加进相机内另一颗CCD导星装置，能迅速侦测追踪天体时的微小误差，并自动调整驱动马达以矫正误差而不需另外装置导星。2.2 CCD的工作原理一个完整的CCD器件由光敏单元、转移栅、移位寄存器及一些辅助输入、输出电路组成。CCD工作时，在设定的积分时间内由光敏单元对光信号进行取样，将光的强弱转换为各光敏单元的电荷多少。取样结束后各光敏元电荷由转移栅转移到移位寄存器的相应单元中。移位寄存器在驱动时钟的作用下，将信号电荷顺次转移到输出端。将输出信号接到示波器、图象显示器或其它信号存储、处理设备中，就可对信号再现或进行存储处理。由于CCD光敏元可做得很小(约10um)，所以它的图象分辨率很高。2.2.1 CCD的MOS结构及存贮电荷原理CCD的基本单元是MOS电容器，这种电容器能存贮电荷。以P型硅为例，在P型硅衬底上通过氧化在表面形成Silo 层，然后在Silo 上淀积一层金属为栅极，P型硅里的多数载流子是带正电荷的空穴，少数载流子是带负电荷的电子，当金属电极上施加正电压时，其电场能够透过Silo 绝缘层对这些载流子进行排斥或吸引。于是带正电的空穴被排斥到远离电极处11-13，剩下的带负电的少数载流子在紧靠Silo 层形成负电荷层(耗尽层)，电子一旦进入由于电场作用就不能复出，故又称为电子势阱。当器件受到光照时(光可从各电极的缝隙间经过Silo 层射入，或经衬底的薄P型硅射入)，光子的能量被半导体吸收，产生电子-空穴对，这时出现的电子被吸引存贮在势阱中，这些电子是可以传导的。光越强，势阱中收集的电子越多，光弱则反之，这样就把光的强弱变成电荷的数量17，实现了光与电的转换，而势阱中收集的电子处于存贮状态即使停止光照一定时间内也不会损失，这就实现了对光照的记忆。总之，上述结构实质上是个微小的MOS电容，用它构成象素，既可“感光”又可留下“潜影”，感光作用是靠光强产生的电子电荷积累，潜影是各个象素留在各个电容里的电荷不等而形成的，若能设法把各个电容里的电荷依次传送到输出端，再组成行和帧并经过“显影”就实现了图象的传递。2.2.2 电荷的转移与传输CCD的移位寄存器是一列排列紧密的MOS电容器，它的表面由不透光的铝层覆盖，以实现光屏蔽。由上面讨论可知，MOS电容器上的电压愈高，产生的势阱愈深，当外加电压一定，势阱深度随阱中的电荷量增加而线性减小。利用这一特性，通过控制相邻MOS电容器栅极电压高低来调节势阱深浅。制造时将MOS电容紧密排列，使相邻的MOS电容势阱相互“沟通”。认为相邻MOS电容两电极之间的间隙足够小(目前工艺可做到0.2m)，在信号电荷自感生电场的库仑力推动下，就可使信号电荷由浅处流向深处，实现信号电荷转移18。为了保证信号电荷按确定路线转移，通常MOS电容阵列栅极上所加电压脉冲为严格满足相位要求的二相、三相或四相系统的时钟脉冲。简单的三相CCD结构如图2-1，2-2所示。每一级也叫一个像元素，有三个相邻的电极，每个两个电极的所有电极(如1、4、7，2、5、8，3、6、9)都接在一起，由3个相位相差1200的时钟脉冲1、2、3来驱动，故称三相CCD，图2-1为断面图；图2-2为俯视图；当在某一时刻t1，第一相时钟1处于高电压，2、3处于低电压。这时第一组电极(1、4、7)下面形成深势阱，这些势阱中可以贮存信号电荷形成“电荷包”，在t2时刻1电压线性减少，2为高电压，在第一组电极下的势阱变浅，而第二组(2、5、8)电极下形成深势阱，信息电荷从第一组电极下面向第二组转移，直到t3时刻，2为高电压，2为低电压，信息电荷全部转移到第二组电极下面。重复上述类似过程信息电荷可从2转移到3，然后从3转移到1电极下的势阱中，当三相时钟电压循环一个时钟周期时，电荷包向右转移一级(一个像元)，依次类推，信号电荷一直由电极1、2、3N向右移，直到输出。P Si村底123 图2-1三相CCD传输原理断面图123 图2-2三相CCD传输原理俯视图下面来介绍二相CCD传输原理。CCD中的电荷定向转移是靠势阱的非对称性实现的。在三相CCD中是靠时钟脉冲的时序来控制，来形成非对称势阱。但是采用不对称的电极结构也可以引进不对称势阱，从而变成二相驱动的CCD。目前实用CCD中多采用二相结构。实现二相驱动的方案有：阶梯氧化层电极和设置势垒注入区。阶梯氧化层电极结构是将一个电极分成二部分，其左边部分电极下的氧化层比右边的厚，则在同一电压下，左边电极下的位阱浅，自动起到了阻挡信号倒流的作用。设置势垒注入区，对于给定的栅压，位阱深度是掺杂浓度的函数，掺杂浓度高，则位阱浅。采用离子注入技术使转移电极前沿下村底浓度高于别处，则该处位阱就较浅，任何电荷包只向位阱的后沿方向移动。这就是二相CCD传输原理。2.3 CCD与CMOS工作原理比较无论是CCD还是CMOS，它们都采用感光元件作为影像捕获的基本手段CCD/CMOS感光元件的核心都是一个感光二极管(photodiode)，该二极管在接受光线照射之后能够产生输出电流，而电流的强度则与光照的强度对应。但在周边组成上，CCD的感光元件与CMOS的感光元件并不相同，前者的感光元件除了感光二极管之外，包括一个用于控制相邻电荷的存储单元，感光二极管占据了绝大多数面积换一种说法就是，CCD感光元件中的有效感光面积较大，在同等条件下可接收到较强的光信号，对应的输出电信号也更明晰。而CMOS感光元件的构成就比较复杂，除处于核心地位的感光二极管之外，它还包括放大器与模数转换电路，每个像点的构成为一个感光二极管和三颗晶体管，而感光二极管占据的面积只是整个元件的一小部分，造成CMOS传感器的开口率远低于CCD(开口率：有效感光区域与整个感光元件的面积比值)；这样在接受同等光照及元件大小相同的情况下，CMOS感光元件所能捕捉到的光信号就明显小于CCD元件，灵敏度较低；体现在输出结果上，就是CMOS传感器捕捉到的图像内容不如CCD传感器来得丰富，图像细节丢失情况严重且噪声明显，这也是早期CMOS传感器只能用于低端场合的一大原因。CMOS开口率低造成的另一个麻烦在于，它的像素点密度无法做到媲美CCD的地步，因为随着密度的提高，感光元件的比重面积将因此缩小，而CMOS开口率太低，有效感光区域小得可怜，图像细节丢失情况会愈为严重。因此在传感器尺寸相同的前提下，CCD的像素规模总是高于同时期的CMOS传感器，这也是CMOS长期以来都未能进入主流数码相机市场的重要原因之一。每个感光元件对应图像传感器中的一个像点，由于感光元件只能感应光的强度，无法捕获色彩信息，因此必须在感光元件上方覆盖彩色滤光片。在这方面，不同的传感器厂商有不同的解决方案，最常用的做法是覆盖RGB红绿蓝三色滤光片，以1：2：1的构成由四个像点构成一个彩色像素(即红蓝滤光片分别覆盖一个像点，剩下的两个像点都覆盖绿色滤光片)，采取这种比例的原因是人眼对绿色较为敏感。而索尼的四色CCD技术则将其中的一个绿色滤光片换为翡翠绿色(英文Emerald，有些媒体称为E通道)，由此组成新的R、G、B、E四色方案。不管是哪一种技术方案，都要四个像点才能够构成一个彩色像素，这一点大家务必要预先明确。在接受光照之后，感光元件产生对应的电流，电流大小与光强对应，因此感光元件直接输出的电信号是模拟的。在CCD传感器中，每一个感光元件都不对此作进一步的处理，而是将它直接输出到下一个感光元件的存储单元，结合该元件生成的模拟信号后再输出给第三个感光元件，依次类推，直到结合最后一个感光元件的信号才能形成统一的输出。由于感光元件生成的电信号实在太微弱了，无法直接进行模数转换工作，因此这些输出数据必须做统一的放大处理这项任务是由CCD传感器中的放大器专门负责，经放大器处理之后，每个像点的电信号强度都获得同样幅度的增大；但由于CCD本身无法将模拟信号直接转换为数字信号，因此还需要一个专门的模数转换芯片进行处理19，最终以二进制数字图像矩阵的形式输出给专门的DSP处理芯片。而对于CMOS传感器，上述工作流程就完全不适用了。CMOS传感器中每一个感光元件都直接整合了放大器和模数转换逻辑，当感光二极管接受光照、产生模拟的电信号之后，电信号首先被该感光元件中的放大器放大，然后直接转换成对应的数字信号。换句话说，在CMOS传感器中，每一个感光元件都可产生最终的数字输出，所得数字信号合并之后被直接送交DSP芯片处理问题恰恰是发生在这里，CMOS感光元件中的放大器属于模拟器件，无法保证每个像点的放大率都保持严格一致，致使放大后的图像数据无法代表拍摄物体的原貌体现在最终的输出结果上，就是图像中出现大量的噪声，品质明显低于CCD传感器。2.4 CCD驱动时序生成技术电荷耦合器件CCD作为一种光电转换器件，具有自扫描、体积小、分辨率高、可靠性好、光谱响应宽等优点，已广泛应用于图像传感、景物识别、非接触测量等领域。CCD应用的关键是驱动信号的产生及输出信号的处理。CCD芯片的转换效率、信噪比等光电转换特性只有在合适的时序脉冲驱动下，才能达到器件工艺所规定的最佳值而输出稳定可靠的视频信号。然而由于不同厂家、不同型号的CCD器件的驱动电路各不相同，致使驱动信号的产生必须根据具体的CCD器件时序要求来设计驱动电路。如何快速、方便地产生CCD驱动电路，成为CCD应用的关键问题之一。随着CCD技术的飞速发展，传统的时序发生器实现方法如单片机驱动法、EPROM驱动法、直接数字驱动法等，由于速度和功能上的限制，已不能很好地满足CCD应用向高速、小型化、智能化发展的需要，而可编程逻辑器件(CPLD、FPGA)以其高集成度、高速度、高可靠性、开发周期短可满足这些需要，与VHDL语言的结合可以很好地解决上述问题。由于可编程逻辑器件可以通过软件编程对其硬件的结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。3 CCD驱动电路的设计3.1 线阵CCD驱动电路设计的几种方法CCD由于精度高、分辨率高、性能稳定、功耗低、寿命长等特点，广泛应用于图像传感和非接触测量领域。在CCD应用技术中，其赖以正常工作的驱动信号的产生电路比较复杂，驱动电路的设计也就成为其应用中的关键问题之一。由于不同厂家生产的CCD其驱动时序不尽相同，而同一厂家的不同型号的CCD其驱动时序也不完全一样，使CCD的驱动电路很难规范化、产品化。因此，许多CCD用户必须面对驱动电路的设计问题。CCD时序脉冲信号是一组周期性的、关系比较复杂的脉冲信号，它是影响CCD器件的信号处理能力、转移效率、信噪比等性能的一个重要因素。线阵CCD驱动电路通常有4种方式实现：EPROM驱动法(或E2PROM)、IC驱动法、单片机驱动法以及可编程逻辑器件(PLD)驱动法。3.2 EPROM驱动方法器件TCD1208AP的时序如图3-1所示。其中：SH为光积分脉冲信号；1、2为时钟脉冲信号；RS为复位脉冲信号；S P为采样保持脉冲信号。 图3-1 TCD12AP时序图由图3-1中的时序可以看出：在SH、1、2、Rest和SP5个信号中，最窄的是AB段，即spy和RS两个信号的高电平部分，各个信号的任何部分都是AB段的倍数。根据这一特点，将这组信号以AB段为基本单位划分为若干个等时间间隔，称为状态。时钟波形电平变化发生在一定状态变化时刻，这样任意一路信号都被分为上万个状态，处于某一状态时，各路信号或1或0，构成一个状态的数据，将数据依次装入可擦除只读存储器EPROM中，只要等时间间隔地依次输出这些数据就形成了CCD所需的各路波形。例如：SH应EPROM的D7位；1对应D6；2对应D5；RS对应D4；SP对应D3，这样就可以写出一系列二进制编码，即：48H，40H，40H，50H，C8H，co，co，D0H，C8H，C0H，C0H，D0H，48H，40H，40H，5OH，28H，20H，20H，30H。以后从48H，40H，40H，50H，28H，20H，20H，30H重复1110次(根据CCD的积分周期确定移位脉冲个数，同时考虑暗电流信号和空脉冲个数，可参照CCD器件手册)，将这些二进制编码预先固化在EPROM指定的单元内，当电路工作时，就可将EPROM中的数据依次读出，产生相应的信号。3.3 IC驱动方法在设计中，使用同一时钟对几路脉冲进行控制，以保证相互间确定的时间关系。再用分频器对时钟脉冲进行分频以产生各路脉冲所需的波形。图3-2为采用这种方法设计的逻辑电路图。(1)用与非门(或斯密特触发器74LSl4)组成环形振振荡器作为时钟，频率为3MHz经3分频电路输出再和时钟输出相与非即得两脉冲，频率为1MHz。图3-2 数字电路设计时序发生器逻辑电路图(2)3分频输出端再接触发器组成的2分频电路。其输出即得到脉冲。(3)由3个10分频(十进制计数器)和1个2分频电路进行脉冲延时，然后去控制触发器就得到了所需的萌脉冲的周期。在SH脉冲低电平期间，两列移位寄存器需输出22202个脉冲。所以SH脉冲周期必须大于(或等于)1110个(亦)脉冲周期。这里用3个10分频和1个2分频电路可得SH的周期大于2000个周期。若设CCD采光时间即SH周期为1400个周期，当计数器计满1400脉冲时用与非门引出信号使触发器和计数器置0。JK触发器翻转即输出了荫脉冲的前沿。随后，由3分频的Q端输出触发触发器再次翻转，触发器翻转回即到SH脉冲的后沿。SH后沿比提前跳变，满足波形要求。电平转换电路一般采用MOS驱动器(如DS0026，74HC04等)反相即得所需的SH，1、2，RS脉冲。3.4 单片驱动方法由于大多数CCD应用系统都含有单片机，这使有关CCD应用系统开发者十分自然地考虑用单片机的并行锁存输出口输出所需的驱动脉冲信号，实现对CCD的控制。单片机是靠指令产生IO口的输出逻辑状态来产生驱动时序，由于线阵CCD的典型复位脉冲是1MHz，对单片机的速度有一个最低要求，所以要实现这种驱动方法必须使用指令周期小于1us的单片机，如AVR单片机。硬件连接图3-3所示，为了获得精确CCD驱动时序，最好不使用转移指令(循环执行程序)。因为转移指令要根据某种条件产生程序分支，而分支程序在不同条件下执行的指令周期数是不同的，因而造成CCD的驱动时序不准确。但是完全不使用转移指令，对于上千像元的CCD来说，一个工作周期往往需要几千字节甚至更多字节的程序存储器。解决的办法是避免双重循环结构，采用若干重复的单循环结构，填补其他指令以解决不同分支入口处机器周期数不同的问题，使产生的驱动时序严格符合要求L2J。PB4PB3PB2PB1SH1 OS2 DOSRSTCD1206单片机图3-3单片机与CCD的连接3.5 编程逻辑器件设计法这种设计方法就是使用与器件对应的基于Windows的开发软件，这类软件一般都支持ABELHDL语言、电路图、VHDL或Virology HDL输入方式及仿真。首先按CCD时序发生器的原理将其分成高低几个逻辑关系层。利用模块化的设计方法，对各部分逻辑关系使用原理图与硬件描述语言(BAELHDL)混合进行描述。并进行逐级仿真，以确保时序的正确性，最后将编译生成的J功EC文件下载到可编程芯片上。Alters，AMD，Lattice和Amole公司均有PLD产品，虽然不同公司的产品在结构上差异较大，但都能实现可重复编程开发的功能。如图3-4所示就是用PLD的电路图结构。单片机CPLD可编程逻辑器件CTRLBACKSH12RS晶振CLK图3-4使用PLD的电路结构图3.6 四种设计方法比较早期的CCD驱动电路几乎全部是由普通数字电路芯片实现的，由于需要复杂的三相或四相交迭脉冲，一般整个驱动电路需要20个芯片左右，体积较大，设计也复杂，偏重于硬件的实现，调试困难，灵活性较差。开发人员在不影响CCD工作的前提下，修改脉冲波形以简化电路设计。EPROM(或E2PROM)法，设计思想十分显然，不论对任何型号的CCD，其硬件结构几乎不需要变化。只需按CCD的典型驱动波形图，将EPROM输出数据与CCD信号相对应，以及将波形转化成数据即可，设计起来十分简单。而设计的系统性能稳定，可以进行程序擦除，再开发，但是器件要工作还需要地址发生器，而根据前面分析的结果，要保存一个周期的驱动波形信号需要14k或以上存储量20，相应的地址信号也需要14位或更多，设计这么多位的同步计数器又增加了设计工作量，而且电路板面积也随之增大。另外，存储的数据不能在系统修改。单片机驱动方法与EPROM方法有些相似。EPROM方法每改变地址就输出新的状态数据，单片机法每改变一次端口输出指令就改变了输出数据。在这种设计方法中，硬件电路非常简单，但是存在资源浪费较多，频率较低的缺陷。例如：采用51单片机控制，因为所用单片机的机器周期为1，假定一个移位周期含8个状态，那么即使是全部采用单机器周期改变口输出数据，移位脉冲频率也只能达到125kHz，与典型的CCD移位脉冲频率0.5MHz还差很远。可编程逻辑器件(PLD)设计法实现的系统集成度高、速度快、可靠性好。系统每一功能模块完成后可单独仿真，整个系统完成时也可在计算机上进行仿真，不需要外部测试仪器就可以检查修改设计中的问题。另外，利用ISP技术后，系硬件的功能可以实时地加以修改，或按规定程序改变组态。4 时序电路的设计及仿真4.1 引言电荷耦合器件(CCD)作为新兴固体成像