嵌入式常见英文缩写和英文词汇.doc

精品文档嵌入式常见英文缩写和英文词汇(搜集中)英文缩写ARM：Advanced RISC MachineAAPCS：ARM Architecture Process call standardARM体系结构过程调用标准RISC： Reduced Instruction Set Computer 精简指令集计算机RTOS：Real Time Operating System 实时操作系统DMA：Direct Memory Access 存储器直接访问EXTI: External Interrupts 外部中断FSMC: Flexible static memory controller 可变静态存储控制器FPB：flash patch and breakpointFLASH 转换及断电单元HSE：Hign speed externalHSI: High speed internalLSE: Low Speed externalLSI: Low Speed InternalLSU: load store unit 存取单元PFU: prefetch unit 预取单元ISR：Interrupt Service Routines 中断服务程序NMI: Nonmaskable Interrupt 不可屏蔽中断NVIC: Nested Vectored Interrupt ControllerMPU: Memory Protection UnitMIPS:million instructions per second 每秒能执行的百万条指令的条数RCC：Reset and clock control 复位和时钟控制RTC: Real-Time Clock 实时时钟IWDG: independent watchdogWWDG：Window watchdogTIM：timer 定时器端口AFIO：alternate function IO 复用IO端口GPIO：general purpose input/output 通用IO端口IOP（A-G）:IO port A - IO port G(例如：IOPA:IO port A)CAN：Controller area networkFLITF：The Flash memory interface 闪存存储器接口I2C： Inter-integrated circuitIIS： integrate interface of sound 集成音频接口JTAG：joint test action group 联合测试行动小组SPI：Serial Peripheral InterfaceSDIO: SD I/OUART: Universal Synchr./Asynch. Receiver TransmitterUSB: Universal Serial Bus寄存器相关CPSP： Current Program Status Register 当前程序状态寄存器SPSP： saved program status register 程序状态备份寄存器CSR：clock control/status register 时钟控制状态寄存器LR： link register 链接寄存器SP： stackpointer 堆栈指针MSP: main stack pointer 主堆栈指针PSP：process stack pointer 进程堆栈指针PC： program counter 程序计数器调试相关ICE：in circuit emulator 在线仿真ICE Breaker 嵌入式在线仿真单元DBG：debug 调试IDE：integrated development environment 集成开发环境DWT: data watchpoint and trace 数据观测与跟踪单元ITM: instrumentation trace macrocell 测量跟踪单元ETM： embedded trace macrocell 嵌入式追踪宏单元TPIU：trace port interface unit 跟踪端口接口单元TAP： test access port 测试访问端口DAP: debug access prot 调试访问端口TP: trace port 跟踪端口DP：debug port 调试端口SWJ-DP: serial wire JTAG debug port串行-JTAG 调试接口SW-DP: serial wire debug port串行 调试接口JTAG-DP：JTAG debug portJTAG 调试接口系统类IRQ： interrupt request 中断请求FIQ： fast interrupt request 快速中断请求SW：software 软件SWI： software interrupt 软中断RO:read only 只读（部分）RW:read write 读写（部分）ZI:zero initial 零初始化（部分）BSS：Block Started by Symbol 以符号开始的块（未初始化数据段）总线Bus Matrix 总线矩阵Bus Splitter 总线分割AHB-AP：advanced High-preformance Bus-access portAPB:advanced peripheral busAPB1:low speed APBAPB2: high speed APBPPB： Private Peripheral Bus 专用外设总线杂类ALU：Arithmetic Logical Unit 算术逻辑单元CLZ： count leading zero 前导零计数（指令）SIMD： single instruction stream multiple data stream 单指令流，多数据流VFP： vector floating point 矢量浮点运算词汇/词组Big Endian大段存储模式Little Endian 小段存储模式context switch 任务切换（上下文切换）（CPU寄存器内容的切换）task switch 任务切换literal pool 数据缓冲池词汇类/单词arbitration 仲裁access 访问assembler 汇编器disassembly 反汇编binutils 连接器bit-banding 位段（技术）bit-band alias 位段别名bit-band region 位段区域banked 分组buffer 缓存/ceramic 陶瓷fetch 取指decode 译码execute 执行Harvard 哈佛（架构）handler 处理者heap 堆stack 栈latency 延时load (LDR) 加载（存储器内容 加载到 寄存器Rn）store (STR) 存储（寄存器Rn内容 存储到 存储器）Loader 装载器optimization 优化process 进程/过程thread 线程prescaler 预分频器prefetch 预读/预取指perform 执行pre-emption 抢占tail-chaining 尾链late-arriving 迟到resonator 共振器指令相关instructions 指令pseudo-instruction 伪指令directive 伪操作comments 注释FA full ascending 满栈递增（方式）EA empty ascending 空栈递增（方式）FD full desending 满栈递减（方式）ED empty desending 空栈递减（方式）翻译1.number of wait states for a read operation programmed on-the-fly动态设置（programmed on-the-fly）的 读操作的 等待状态数目参考文章1.BSS的参考：/view/453125.htm?fr=ala0_1BSS是Unix链接器产生的未初始化数据段。其他的段分别是包含程序代码的“text”段和包含已初始化数据的“data”段。BSS段的变量只有名称和大小却没有值。此名后来被许多文件格式使用，包括PE。“以符号开始的块”指的是编译器处理未初始化数据的地方。BSS节不包含任何数据，只是简单的维护开始和结束的地址，以便内存区能在运行时被有效地清零。BSS节在应用程序的二进制映象文件中并不存在。在采用段式内存管理的架构中（比如intel的80x86系统），bss段（Block Started by Symbol segment）通常是指用来存放程序中未初始化的全局变量的一块内存区域，一般在初始化时bss 段部分将会清零。bss段属于静态内存分配，即程序一开始就将其清零了。比如，在C语言之类的程序编译完成之后，已初始化的全局变量保存在.data 段中，未初始化的全局变量保存在.bss 段中。text和data段都在可执行文件中（在嵌入式系统里一般是固化在镜像文件中），由系统从可执行文件中加载；而bss段不在可执行文件中，由系统初始化。2.ISR的参考：/view/32247.html?fromTaglist3.DMA的参考：/view/32471.htm?fr=ala0_1在实现DMA传输时，是由DMA控制器直接掌管总线，因此，存在着一个总线控制权转移问题。即DMA传输前，CPU要把总线控制权交给DMA控制器，而在结束DMA传输后，DMA控制器应立即把总线控制权再交回给CPU。一个完整的DMA传输过程必须经过下面的4个步骤。1.DMA请求 CPU对DMA控制器初始化，并向I/O接口发出操作命令，I/O接口提出DMA请求。2.DMA响应 DMA控制器对DMA请求判别优选级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。3.DMA传输 DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。4.DMA结束当完成规定的成批数据传