第4章存储系统

第1页共89页,第4章存储系统,存储系统的组织随机读写存储器只读存储器和闪速存储器堆栈高速缓冲存储器（Cache）虚拟存储器存储保护,第2页共89页,计算机存储单位,它们之间的关系是：位bit(比特)(BinaryDigits)：存放一位二进制数，即0或1，最小的存储单位。字节byte：8个二进制位为一个字节(B)，最常用的单位。1KB(Kilobyte千字节)=1024B，1MB(Megabyte兆字节简称“兆”)=1024KB，1GB(Gigabyte吉字节又称“千兆”)=1024MB，1TB(Trillionbyte万亿字节太字节)=1024GB，其中1024=210(2的10次方)，1PB（Petabyte千万亿字节拍字节）=1024TB，1EB（Exabyte百亿亿字节艾字节）=1024PB，1ZB(Zettabyte十万亿亿字节泽字节)=1024EB,1YB(Yottabyte一亿亿亿字节尧字节)=1024ZB,1BB(Brontobyte一千亿亿亿字节)=1024YB.,第3页共89页,4-1存储系统的组织,存储系统的层次结构存储器的分类,第4页共89页,4-1-1存储系统的层次结构,三层次存储系统,第5页共89页,4-1-2存储器的分类,根据存储材料的性能及使用方法不同，存储器件有各种不同的分类法。按存储介质分。作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。另一方面，存储器的存取速度又取决于这种物理状态的改变速度。目前使用的存储介质主要是半导体器件和磁性材料。用半导体器件组成的存储器称为半导体存储器。用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。按存取方式分。如果存储器中任何存储单元的内容都能被随机存取，而且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。半导体存储器是随机存储器。如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。如磁带存储器就是顺序存储器，它的存取周期较长。磁盘存储器是半顺序存储器。,第6页共89页,4-1-2存储器的分类,按存储器的读写功能分。有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器（ROM）。既能读出又能写入的半导体存储器。称为随机读写存储器（RAM）。按信息的可保存性分。断电后信息立即消失的存储器，称为非永久记忆的存储器。断电后仍能保存信息的存储器，称为永久性记忆的存储器。磁性材料做成的存储器是永久性存储器，半导体读写存储器RAM是非永久性存储器。按在计算机系统中的作用分。根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。,第7页共89页,4-2随机读写存储器,静态存储器（SRAM）动态存储器（DRAM）主存储器的组织高性能主存储器,第8页共89页,4-2-1静态存储器（SRAM）,基本存储单元SRAM存储器的组成SRAM存储器芯片实例,第9页共89页,静态存储器,静态存储器依靠双稳态触发器的两个稳定状态保存信息。每个双稳态电路存储一位二进制代码0或1，一块存储芯片上包含许多个这样的双稳态电路。双稳态电路是有源器件，需要电源才能工作，只要电源正常，就能长期稳定的保存信息，所以称为静态存储器。如果断电，信息将会丢失，属于挥发性存储器，或称易失性。,第10页共89页,1.基本存储单元,我们将存储一位二进制信息（0或1）的电路单元，称为一个物理存储单元（与编址单元有别），在本节中就简称为存储单元。如图所示，是一种N沟道增强型MOS（金属氧化物半导体）静态存储器的存储单元的线路。它由六管组成。T1与T3是一个反相器，其中T3是负载管。T2和T4是另一个反相器，其中T4是负载管。两反相器是交叉耦合连接的，它们组成一个双稳态触发器。T5和T6是两个控制门管，由字线Z控制他们的通断。当字线加高电平时，T5和T6导通，通过一对位线W和W，使双稳态电路与读/写电路连接，可对其进行写入或读出。当字线为低电平时，T5和T6都断开，双稳态电路与位线W、脱离，依靠自身的交叉反馈保持原状态（所存信息）不变。定义：若T1导通而T2截止，存入信息为0。若T1截止而T2导通，存入信息为1。,第11页共89页,1.基本存储单元,NMOS六管静态存储单元,第12页共89页,2.SRAM存储器的组成,一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成，其框如图所示。,第13页共89页,2.SRAM存储器的组成,SRAM存储器结构框图,第14页共89页,2.SRAM存储器的组成,存储体地址译码器地址译码器有两种方式：一种是单译码方式，适用于小容量存储器；另一种是双译码方式，适用于大容量存储器。驱动器I/O电路片选与读/写控制电路输出驱动电路,第15页共89页,双译码存储器结构,第16页共89页,3.SRAM存储器芯片实例,内部结构,2114逻辑结构框图,第17页共89页,3.SRAM存储器芯片实例,引脚,Intel2114芯片引脚及功能,第18页共89页,3.SRAM存储器芯片实例,读/写时序,第19页共89页,3.SRAM存储器芯片实例,第20页共89页,3.SRAM存储器芯片实例,读周期tRC读周期，即两次读出的最小间隔。在整个读周期中，有效地址应当维持不变。tA读出时间，从地址有效到输出数据稳定所需的时间。经过tA之后，即可使用读出数据，但读周期尚未结束，读周期应大于读出时间。在数据输出稳定后，允许撤消片选信号与读命令，但不一定立刻撤消。tCO从片选有效到输出数据稳定所需时间。tOTD片选无效后输出数据还能维持的时间，此后数据输出端将变为高阻抗。tCX从片选有效到输出数据有效所需时间。但此时输出数据开始出现，尚未稳定。tOHA地址改变后输出数据的维持时间。,第21页共89页,3.SRAM存储器芯片实例,第22页共89页,3.SRAM存储器芯片实例,写周期tWC写周期，即两次写入的最小间隔。在整个写周期中，有效地址应当维持不变。tAW在地址有效后，须经过一段时间tAW，才能向芯片发写命令。如果芯片内地址尚未稳定就发写命令，有可能产生误写。tW写时间，即片选与写命令同时有效的时间。TW是写周期的主要部分，但小于整个写周期时间。tWR写恢复时间。在片选与写命令都撤消后，还需等待tWR，才允许改变地址码以进入下一个读/写周期。显然，为了保证数据的可靠写入，地址有效时间（写周期）至少应满足下式：tWC=tAW+tW+tWRtDTW从写信号有效到数据输出为高阻态的时间。当WE为0后，数据输出门将被封锁，输出端呈高阻态，然后才能从双向数据线上输入写数据，tDTW就是这一转换过程所需时间。tDW数据有效时间。从输入数据稳定到允许撤消写命令和片选信号，其间输入数据至少应维持tDTW，才能保证可靠写入。tDH写信号撤消后数据保持时间。,第23页共89页,4-2-2动态存储器（DRAM）,动态MOS存储器的存储原理是：利用芯片中电容上存储电荷状态的不同来记录信息。通常定义为：电容充电到高电平为1；电容放电到低电平为0。,第24页共89页,4-2-2动态存储器（DRAM）,单管MOS动态存储单元电路DRAM存储芯片实例,第25页共89页,1.单管MOS动态存储单元电路,单管MOS动态存储单元,第26页共89页,2.DRAM存储芯片实例,内部结构,DRAM芯片内部结构,第27页共89页,2.DRAM存储芯片实例,引脚及功能,2164芯片引脚及功能,第28页共89页,2.DRAM存储芯片实例,读/写时序,第29页共89页,读/写时序,第30页共89页,读/写时序,读周期tRC读周期时间，即两次发行选信号之间的时间间隔。tRP行选信号恢复时间。tRAC从发出行选信号到数据输出有效的时间。tCAC从发出列选信号到数据输出有效的时间。,第31页共89页,读/写时序,第32页共89页,读/写时序,写周期tRC写周期时间。在实际系统中，让读周期与写周期时间相同，所以tRC又可称为存取周期或读/写周期。tRP行选信号恢复时间。因此行选信号宽度=tRC-tRPtDS从数据输入有效到列选和写命令均有效，即写入数据建立时间。tDH当写命令与列选均有效后，数据保持时间。,第33页共89页,4-2-3主存储器的组织,主存储器逻辑设计动态存储器的刷新主存储器与CPU的连接,第34页共89页,1.主存储器逻辑设计,设计存储器时，首先需要确定所要求的总容量这一技术指标，即字数位数。字数即可编址单元数，常简称为单元数。位扩展字数（编址空间）扩展字位扩展方式,第35页共89页,2.动态存储器的刷新,集中刷新方式分散刷新方式异步刷新方式,第36页共89页,2.动态存储器的刷新,动态刷新安排方式示意图,第37页共89页,3.主存储器与CPU的连接,系统模式速度匹配与时序控制数据通路匹配有关主存的控制信号,第38页共89页,系统模式,最小系统模式较大系统模式专用存储总线模式,第39页共89页,系统模式,第40页共89页,4-2-4高性能主存储器,EDRAM芯片EDRAM内存条主存物理地址的存储空间分布,第41页共89页,1EDRAM芯片,EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集成了一个SRAM实现的小容量高速缓冲存储器（Cache），从而使DRAM芯片的性能得到显著改进。EDRAM的这种结构还带来另外两个优点：一是在SRAM读出期间可同时对DRAM阵列进行刷新，二是芯片内的数据输出路径（由SRAM到I/O）与数据输入路径（由I/O到列写选择和读出放大器）是分开的，允许在写操作完成的同时来启动同一行的读操作。,第42页共89页,1EDRAM芯片,1M4位EDRAM芯片结构框图,第43页共89页,2EDRAM内存条,地址总线（32位）,1M32位EDRAM模块组成,第44页共89页,3主存物理地址的存储空间分布,奔腾PC机主存物理地址存储空间分布,第45页共89页,4-3只读存储器和闪速存储器,只读存储器闪速存储器,第46页共89页,4-3-1只读存储器,ROM的分类光擦可编程只读存储器（EPROM）,第47页共89页,1ROM的分类,只读存储器简称ROM，它只能读出，不能写入，故称为只读存储器。只读存储器的最大优点是具有不易失性，即使供电电源切断，ROM中存储的信息也不会丢失。因而ROM获得了广泛的应用。只读存储器存入数据的过程，称为对ROM进行编程。根据编程方法不同，ROM通常分为以下三类：掩模式只读存储器一次编程只读存储器（PROM）多次编程只读存储器,第48页共89页,2光擦可编程只读存储器（EPROM）,PROM只能写一次，为了能多次改变ROM中所存的内容，又出现了光擦可编程只读存储器，简称EPROM。,第49页共89页,4-3-2闪速存储器,什么是闪速存储器闪速存储器的逻辑结构闪速存储器的工作原理闪速存储器的工作模式闪速存储器与CPU的连接,第50页共89页,1什么是闪速存储器,闪速存储器是一种高密度、非易失性的读/写半导体存储器。它突破了传统的存储器体系，改善了现有存储器的特性，因而是一种全新的存储器技术。闪速存储器的存储元电路是在CMOS单晶体管EPROM存储元基础上制造的，因此它具有非易失性。不同的是，EPROM通过紫外光照射进行擦除，而闪速存储器则是在EPROM沟道氧化物处理工艺中特别实施了电擦除和编程次数能力的设计。通过先进的设计和工艺，闪速存储器实现了优于传统EPROM的性能。,第51页共89页,1什么是闪速存储器,闪速存储器具有以下一些明显的特点：固有的非易失性廉价的高密度可直接执行固态性能,第52页共89页,2闪速存储器的逻辑结构,28F256A逻辑方框图,第53页共89页,3闪速存储器的工作原理,闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是：保证TTL电平的控制信号输入；在擦除和编程过程中稳定供电；最大限度的与EPROM兼容。,第54页共89页,4.闪速存储器的工作模式,读操作输出禁止操作等待操作写操作,第55页共89页,4.闪速存储器的工作模式,28F256A工作模式,第56页共89页,5.闪速存储器与CPU的连接,闪速存储器与CPU得连接,第57页共89页,4-4堆栈,串联堆栈存储器堆栈,第58页共89页,4-5高速缓冲存储器（Cache）,Cache存储器的基本原理主存与Cache的地址映射替换算法Cache存储器的读/写过程多层次Cache存储器奔腾PC的Cache,第59页共89页,4-5-1Cache存储器的基本原理,Cache的功能Cache的基本原理Cache的命中率,第60页共89页,1.Cache的功能,CPU存储器系统的关系,第61页共89页,2.Cache的基本原理,Cache原理图,第62页共89页,3Cache的命中率,在一个程序执行期间，设Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有：,第63页共89页,3Cache的命中率,若tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则Cache/主存系统的平均访问时间ta为：ta=htc+(1-h)tm,第64页共89页,3Cache的命中率,我们追求的目标是以较小的硬件代价使/主存系统的平均访问时间ta越接近tc越好。设r=tm/tc表示主存慢于Cache的倍率，e表示访问效率，则有：,第65页共89页,4-5-2主存与Cache的地址映射,全相联映射方式直接映射方式组相联映射方式,第66页共89页,1.全相联映射方式,全相联映射的Cache组织,第67页共89页,2.直接映射的Cache组织,直接映射方式也是一种多对一的映射关系，但一个主存块只能拷贝到Cache的一个特定行位置上去。Cache的行号i和主存的块号j有如下函数关系：i=jmodm,第68页共89页,2.直接映射的Cache组织,直接映射的Cache组织,第69页共89页,3.组相联映射方式,全相联映射和直接映射两种方式的优缺点正好相反。从存放位置的灵活性和命中率来看，前者为优；从比较器电路简单及硬件投资表说，后者为佳，而组相联映射方式是前两种方式的折衷方案，它适度地兼顾了二者的优点又尽量避免二者的缺点，因此被普遍采用。这种方式将Cache分成u组，每组v行。主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：m=uv组号q=jmodu,第70页共89页,3.组相联映射方式,组相联映射的Cache组织,第71页共89页,4-5-3替换算法,最不经常使用（LFU）算法近期最少使用（LRU）算法随机替换,第72页共89页,4-5-4Cache存储器的读/写过程,读写一般有两种写入方法：标志交换方式（写回法）。写直达法（通过式写入）。,第73页共89页,4-5-5多层次Cache存储器,指令Cache和数据Cache多层次Cache结构Cache的一致性问题,第74页共89页,4-5-6奔腾PC的Cache,奔腾CPU片内数据Cache结构,第75页共89页,4-5-6奔腾PC的Cache,奔腾CPU片内数据Cache工作方式,第76页共89页,4-5-6奔腾PC的Cache,奔腾两级Cache工作环境,第77页共89页,4-6虚拟存储器,虚拟存储器的基本概念页式虚拟存储器段式虚拟存储器段页式虚拟存储器虚拟存储器工作的全过程虚拟存储器举例（Pentium机的虚拟存储器）,第78页共89页,4-6-1虚拟存储器的基本概念,什么是虚拟存储器主存外存层次的基本信息传送单位,第79页共89页,1什么是虚拟存储器,虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。,第80页共89页,2主存外存层次的基本信息传送单位,主存外存层次的基本信息传送单位可采用几种不同的方案：段、页或段页。,第81页共89页,4-6-2页式虚拟存储器,页式虚拟存储器结构,第82页共89页,4-6-3段式虚拟存储器,段式虚拟存储器地址变换,第83页共89页,4-6-4段页式虚拟存储器,段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。,段页式虚拟存储器地址变换,第84页共89页,4-6-5虚拟存储器工作的全过程,多用户虚拟存储器工作过程,第85页共89页,4-6-6虚拟存储器举例（Pentium机的虚拟存储器）,Pentium存储器结构有很大灵活性，根据其段表和页表是否设置可以有4种组合情况。无段表和无页表的存储器。非虚拟存储器其逻辑地址即为物理地址，可减少复杂性，在高性能的控制机中经常被采用。无段表和有页表的存储器。页式虚拟存储器，此时存储器的管理和保护是通过页面转换实现的。有段表和无页表的存储器。段式虚拟存储器。有段表和有页表的存储器。段页式虚拟存储器。,第86页共89页,4-6-6虚拟存储器举例（Pentium机的虚拟存储器）,Pentium存储器地址转换过程,第87页共89页,4-7存储保护,存储区域保护访问方式保护,第88页共89页,4-7-1存储区域保护,页表保护键方式环保护方式,第89页共89页,4-7-2访问方式保护,对主存信息的使用可以有3种方式：读（R）、写（W）和执行（E），“执行”指作为指令来用。所以，相应的访问方式保护就有R，W，E三种以及由这三种方式形成的逻辑组合。,第90页共89页,练习,1.什么叫主存储器?有什么特点?有什么用途?2.存储器的主要技术指标有哪些?是什么含义?3.SRAM依靠什么原理存储信息？DRAM又依靠什么原理存储信息？分别画出它们的结构图？4.什么叫虚拟存储器？为什么要构造虚拟存储器?5.设有一个具有14位地址和8位字长的存储器，问：（1）该存储器能存储多少个字节的信息?（2）如果存储器由2K8位SRAM芯片组成，需要多少片?（3）需要多少位地址作芯片选择?6.已知某32位机主存采用半导体存储器，其地址码为14位，若使用2K8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）若每个模块板为4K16位，共需几个模块板?（2）每个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片?CPU如何选择各模块板?7.用16K8位的DRAM芯片构成64K32位存储器，要求：（1）画出该存储器的组成逻辑框图。（2）设存储器读/写周期为0.5/ts，CPU在lbs内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最