脉冲教学PPT5

第五章集成触发器教学要求：1、和逻辑门最主要的区别：具有记忆功能，可存储一位二值信号（0或1）。2、熟练掌握各种触发器的逻辑功能、触发特点，并能正确应用。3、掌握同步触发器存在的问题。组合网络能完成各种复杂的逻辑运算、算术运算及各种控制功能。但是，它没有记忆功能，输出信号随着输入信号的消失而消失。所以在复杂的数字系统中，要连续进行各种复杂运算并实现自动控制，就要求电路具有“记忆”的功能，以便暂时保存指令、数据或控制信号。记忆功能的出现，使得网络的输出状态不仅与当前的输入有关，而且还与网络本身的历史状态有关，,这就构成了另一类逻辑网络-时序逻辑网络。触发器是时序网络的最基本单元，也是最简单的记忆元件。它有两个稳定状态，可以分别赋值为1和0，因此可以用来表示逻辑数和代码。它在计算机和数字系统中得到了广泛的应用。1、什么是触发器？能够存储一位二值信号（0或1）的基本单元电路统称为触发器。2、基本特点1）有两个稳态。所以也叫双稳态触发器。2）具有触发翻转特性。即两个稳态可以在外部信号的触发下相互转换。3）利用不同的输入信号可置成任一个稳态，并在输入信号撤消后能保持该稳态不变。,基本RS触发器一、电路构成基本RS触发器由两个与非门交叉耦合构成，它是具有两个稳定状态的双稳态触发器，其电路如图示。1、输出端：一般用Q端的逻辑值来表示触发器的状态。时，称触发器处于1状态；时，称触发器处于0状态。,2、输入端(激励端)：置1输入端；：置0输入端。为低电平有效（在图b中RD、SD的输入端加有小圆圈）。当时，该触发器必定处于Q=1或Q=0的某一状态保持不变。二、电路分析：1、现态与次态：A、现态：输入信号作用前触发器的状态，用(或)表示，B、次态：输入信号作用后触发器所进入的状态，用表示。2、当时：无论触发器原来处于什么状态，其次态一定为0，即Qn+1=0，称触发器处于置0(复位)状态。,3、当时：无论触发器原来处于什么状态,其次态一定为1，即Qn+1=1，称触发器处于置1(置位)状态。4、当时：触发器状态不变，即Qn+1=Qn称触发器处于保持(记忆)状态。5、当时：两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=，这种情况()是不允许的。因此规定输入信号不能同时为0，应遵守的约束条件。,6、动作特点输入信号在全部作用时间内（即为0）都能直接改变输出端的状态，即能直接置“1”或置“0”。注：输入信号是电平触发的。7、优缺点：优点：电路简单，可存储一位二进制代码。缺点：输入信号之间有约束条件；输入信号在全部作用时间内（即为0）都能直接改变输出端的状态。注：本章讲述的RS触发器是以与非门构成的触发器。或非门构成的触发器自学。,三、电路功能描述：1、状态转移真值表(状态表)触发器的次态Qn+1、现态Qn与输入信号之间的逻辑关系表格称为状态转移真值表(状态表)。2、基本RS触发器的状态转移真值表：*表示的0状态同时消失后，当输入为1、1时，Qn+1的状态不确定。,次态卡诺图：3、特征方程(状态方程)描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对次态卡诺图化简，可以求得基本RS触发器的特征方程为：约束条件表示不允许同时为0，即总有一个取值为1。,4、状态转移图(状态图)与激励表A、状态转移图是用图形方式来描述触发器的状态转移规律。基本RS触发器的状态转移图如图示。B、激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。基本RS触发器的激励表如下表所示。,四、波形图：工作波形图又称时序图，它反映了触发器的输出状态随时间和输入信号变化的规律。,2时钟控制的触发器在数字系统中，通常要求用统一的脉冲信号控制各级触发器同时动作，以便协调配合，这种起着统一时间的脉冲序列，称之为时钟脉冲，用CP（CLOCKPULSE)表示。一、钟控RS触发器1、电路构成：图中：C、D门构成触发引导电路，R为置0端，S为置1端，CP为时钟输入端。,2、电路分析：A、当CP=0时：引导门关闭，输入信号不通过门CD，对触发器状态无影响，即保持原状态。这种状态为禁止状态。B、当CP=1时：引导门打开，输入信号RS将通过门CD，送至触发器的输入端，而触发器的状态则根据RS的状态而发生变化。C、因为CP脉冲与触发器的状态无关，因此CP脉冲将不作为输入变量显示在逻辑表达式中。CP脉冲的正跳变只决定触发器状态改变的时刻，称CP脉冲为触发信号。而RS端所加的输入信号将决定触发器转向新的状态，通常称为激励信号。,d、动作特点：在CP=1的全部时间内，S、R数据输入端的变化都将引起触发器状态的相应变化。注：还是电平触发（CP=1）。e、优缺点:优点：CP=1期间接收信号。缺点：S、R之间有约束；S、R不能同时为“1”。CP=1期间，S、R多次发生变化，触发器的状态就可能多次发生翻转，存在空翻现象。所以这类触发器抗干扰能力不强。,3、电路功能描述：A、状态转移真值表：B、激励表：C、状态转移图及特征方程：注：在CP脉冲作用期间，要求RS端输入的信号不变。,4、波形图：,二、JK触发器：1、电路构成：钟控JK触发器的逻辑电路及符号如图示。图中：J、K为输入端，CP为时钟输入端。,2、电路分析：J-K触发器的逻辑特性和R-S触发器基本相同，但它允许JK同时等于1，所以它的功能更完善。由电路可知，当K=J=1时，触发器将翻转，。3、电路功能描述：A、状态转移真值表：B、激励表：,C、状态转移图及特征方程：d、动作特点：在CP=1的全部时间内，J、K数据输入端的变化都将引起触发器状态的相应变化。注：还是电平触发（CP=1）。e、优缺点:优点：CP=1期间接收信号。缺点：CP=1期间，J、K多次发生变化，触发器的状态就可能多次发生翻转，存在空翻现象。所以这类触发器抗干扰能力不强。在CP脉冲作用期间，要求JK端输入的信号不变。就可以克服空翻现象，对否？,4、波形图：注：观察CP上升沿前一刻的J、K状态观察CP保持高电平时刻的J、K状态,三、T触发器：在数字系统中，常要求触发器在单端输入的条件下每来一次触发信号，触发器便翻转一次。由于触发器只有两个稳定状态，这种不断的轮番转换，便是“逢二进一”的模2计数过程。因此称为计数式触发器，简称“T触发器”。,1、电路构成：钟控T触发器的逻辑电路及符号如图示。它是将钟控JK触发器的J和K输入端并接，加T输入信号而构成的。2、电路分析：当T=0时，T触发器状态保持不变。当T=1时，来一个CP脉冲，触发器便翻转一次。,3、电路功能描述：A、状态转移真值表：B、激励表：C、状态转移图及特征方程：,d、动作特点：同J、K触发器。4、波形图：注：观察CP上升沿前一刻的T状态观察CP保持高电平时刻的T状态,四、D触发器：1、电路构成：钟控D触发器的逻辑电路及符号如图示。,2、电路分析：当CP=0时，触发器状态维持不变。当CP=1时，D=1，Q1；D=0，Q03、电路功能描述：B、激励表：A、状态转移真值表：C、状态转移图及特征方程：Qn+1=D,d、动作特点：在CP=1的全部时间内，D数据输入端的变化都将引起触发器状态的相应变化。注：还是电平触发（CP=1）。e、优缺点:优点：CP=1期间接收信号。缺点：CP=1期间，D多次发生变化，触发器的状态就多次发生翻转，存在空翻现象。所以这类触发器抗干扰能力不强。4、波形图：,五、电位触发方式的工作特点1、电位触发方式的特点在约定钟控信号电平(CP=1)期间，触发器接收输入激励信号，输入信号的变化都会引起触发器的状态变化。而在非约定钟控信号电平(CP=0)期间，不论输入信号如何变化，都不会影响输出，触发器的状态维持不变。2、触发器的空翻电位触发方式下，对于T触发器T=1及JK触发器J=K=1时触发器的状态转移为，当在CP=1且脉冲宽度较宽时，触发器将在CP=1的期间一直发生翻转，直至CP=0为止，这种现象称为空翻。,3、空翻现象的避免如果要求每来一个CP脉冲，要求触发器仅发生一次翻转，则对钟控信号约定电平(通常CP=1)的宽度要求是极为苛刻，即CP脉冲的宽度应限制在2tpdtCP3tpd范围内。这在实际中是无法实现的。所以，为了避免空翻现象，必须对以上的钟控触发器在电路结构上加以改进。,3主从触发器一、主从R-S触发器1、电路构成：触发器的逻辑电路如图示：电路由两个时钟选通输入的R-S触发器所组成。2、电路分析：A、CP脉冲未来时：（CP=0）主触发器关闭，从触发器打开，主触发器的输出做为从触发器的输入。（主从接通，输入断开。）B、CP脉冲到来时：（CP=1）主触发器打开，从触发器关闭，主触发器的次态取决于输入信号，从触发器不变。（主从断开，输入接通。）,C、CP脉冲过去后：（CP=0）主触发器关闭：激励信号与主触发器断开，RS输入不会送到输出端。从触发器打开：主的输出从的输入。这就防止了空翻。由于采用主从结构，使触发器克服了在CP=1期间输出端可能出现多次翻转的问题。（整体结构考虑）换句话说：主从RS触发器的从RS触发器克服了多次翻转的问题，但主RS触发器没有克服多次翻转的问题。主RS触发器最后时刻的输入信号决定了主从RS触发器的输出状态。（细节考虑）主从RS触发器的真值表、特性方程与钟控RS触发器相同。,二、主从JK触发器1、电路构成：触发器的逻辑电路如图示：延时输出。CP信号的下降沿。,2、电路分析：A、CP=1时：从触发器被封锁，输出状态不变化。主触发器输入门打开，接收J、K输入信息。B、CP=0时：主触发器被封锁，输入J、K的变化不会引起主触发器状态变化；从触发器输入门被打开，从触发器按照主触发器的输出状态(即主触发器维持在CP下降沿前一瞬间的状态)翻转。C、主从JK触发器的状态方程：,C、主从JK触发器工作特点：只有在CP=1的全部时间里且输入状态始终不变的前提下，用CP下降沿到达时输入的状态决定触发器的次态才肯定是对的。否则，必须考虑CP=1期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。主从JK触发器是时钟CP的下降沿触发的触发器。“输出状态的变化，由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定(不严谨）。”,3、主从JK触发器的一次翻转A、一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号J、K的变化而变化。B、原因：由于从触发器的输出端接回到输入门上，所以在Q0时，主触发器只能接收J置1信号；在Q1时，主触发器只能接收K置0信号。其结果是：CP=1期间主触发器只可能翻转一次，一旦翻转就不会翻回原来的状态。,例：主从JK触发器，已知CP、J、K的波形图，画出与之对应的输出波形。设Q=0。解：第一个CP高电平期间，J=1，K=0，Q主1。在CP下降沿到达后触发器置1。第二个CP高电平期间，K状态多次变化，需全面考虑：A：K=0，J=0主触发器维持原状态，即Q主1。B：K=1，J=0：主触发器置0状态。C：K=0，J=0：主触发器维持原状态，即Q主0。所以在CP下降沿到达后触发器置0。,第三个CP下降沿到达时，J=0、K=1。如果按此时的输入状态决定触发器的次态，则次态为0。但是，第三个CP高电平期间，J状态多次变化，需全面考虑：A：J=1，K=1：主触发器置1状态。B：J=0，K=1：主触发器置1状态。所以在CP下降沿到达后触发器置1。第四个CP高电平期间，K=0，J=0，所以在CP下降沿到达后触发器置1。,对于TTL主从JK触发器，画波形图的基本方法为：1、先看电路的初态是什么，若为“0”，则由J决定其次态，与K无关，此时，只要在CP=1期间出现过J=1，则次态必变为“1”态，否则维持“0”态不变；若初态为“1”，则由K决定其次态，与J无关，只要在CP=1期间出现过K=1，则次态必变为“0”态，否则维持“1”态不变。2、电路的触发时刻为CP脉冲的下降沿，故触发器状态的改变都应对着CP的下降沿。（若为CMOS主从JK触发器，则为上升沿触发。）3、异步置位端SD、RD不受CP约束。当异步置位端有效时触发器立刻被置位或复位。SD、RD不能同时有效，不用时应保持高电平。,4、主从触发器的工作特性A、时钟CP由0上跳至1及CP=1的准备阶段，要求完成主触发器状态的正确转移，则须：1）在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP=1期间，J、K信号不发生变化；2）从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP=1的持续期tCPH3tpd。,B、CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd。因此要求CP=0的持续期tCPL3tpd。此时主触发器已被封锁，J、K信号的变化对输出没有影响。C、为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为：D、主从触发器在CP=1时为准备阶段。CP由1下跳变至0时触发器状态发生转移，因此它是一种脉冲触发方式。而状态转移发生在CP下降沿时刻。,4边沿触发器当触发器仅在CP某一约定跳变到来时，才接收输入信号，而且在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态的变化，则此触发器称为边沿触发器。边沿触发器不仅克服了空翻现象，而且大大提高了抗干扰能力（无一次翻转现象），工作更为可靠。边沿触发方式的触发器有两种类型：A、维持阻塞式触发器：利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转。B、边沿触发器：利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。,一、维持阻塞式D触发器1、维持线路与阻塞线路：A、维持线路：设有一逻辑电路如图（a）所示：在CP脉冲作用期间，若Q由低变高，则输出F也将随Q由低变高。从而F的输出宽度小于CP脉冲的宽度。如果希望在CP脉冲作用期间，既使Q发生跳变，而输出保持不变，其输出F的宽度仍等于CP的宽度。电路（b）可实现上述功能。在这个电路中，增加了一根维持线。称该电路为维持电路。,B、阻塞线路：设有一逻辑电路如图所示：在CP脉冲作用期间，输出F将随输入Q变化而变化，其波形如图所示。如果希望在CP脉冲作用期间，既使Q发生跳变，而输出F仍保持高电平不变。电路（d）可实现上述功能。这个电路称为阻塞电路。其线叫做阻塞线。假设，该电路在CP脉冲作用期间，Q由低变高，由于CP脉冲经反相器加到C门的输入端，它封锁门C，因而就阻止了Q的跳变对输出C的影响。,2、维持阻塞式D触发器的逻辑电路：,3、电路分析：A、RDSD=01时：门3,6被封锁，SD=1无论CP和输入信号处于什么状态，触发器可靠置0。B、RDSD=10时：5门被封锁，无论CP处于什么状态，RD=1触发器可靠置1。C、RDSD=11CP=0时：CP=0，门3，4被封锁(SD=1,RD=1)，触发器状态维持不变，Qn+1=Qn。此时，门5和6被打开，D、RDSD=11，CP由0变为1时：触发器状态转移为：,触发器的输出状态由CP上升沿到达前瞬间的输入信号D来决定。维持阻塞式D触发器是时钟CP的上升沿触发的触发器。RD、SD称为异步复位、置位端。E、维持阻塞线的作用：1)、设CP上升沿到达前D=0：(R=1，S=0)当CP上升沿到达后，由于SD=1，RD=0，使Qn+1=0。如果在CP=1期间D由0，由于维持线将RD=0的信号反馈到6门，维持R=1。同时经阻塞线使S保持为0，因此，触发器的状态不会因为D信号的变化而发生改变。,2)、设CP上升沿到达前D=1：(R=0，S=1)当CP上升沿到达后，由于SD=0,RD=1，使Qn+1=1。如果在CP=1期间D由10，由于维持线将SD=0的信号反馈到5门维持S=1，同时经阻塞线送至门4，使RD保持1，因此，触发器的状态也不会因为D信号的变化而发生改变。4、脉冲工作特性：为了使触发器可靠工作，必须要求：A、CP=0期间，必须把输入信号送至5、6门的输出，在CP上升沿到达之前建立稳定状态，它需要经历两个与非门的延迟时间，称为建立时间tset，tset=2tpd。在tset内要求D信号保持不变，且CP=0的持续时间tCPL2tpd。,B、在CP由0变至1及CP脉冲前沿到达后，要达到维持-阻塞作用，必须使SD或RD由1变为0，需要经历一个与非门延迟时间，在这段时间内信号D不应变化，这段时间称为保持时间th，th=tpd。C、从CP由0变至1开始，直至触发器状态稳定建立，需要经历三级与非门的延迟时间，因此要求CP=1的持续时间tCPH3tpd。D、为使维持阻塞式D触发器可靠工作，CP的最高工作频率为：由于只要求输入信号D在CP上升沿前后很短时间(tset+th=3tpd)内保持不变，因此，它的数据输入端具有较强的抗干扰能力，故应用较广泛。,5、维持阻塞式D触发器波形图,二、负边沿JK触发器1、电路构成：负边沿JK触发器的逻辑电路如图示。,2、电路分析：(RDSD=11)A、当CP=0时，输入信号J、K被封锁，触发器的状态保持不变。B、当CP=1时，触发器的状态也保持不变。C、当CP由1变为0时，由于CP信号是直接加到与或非门的其中一个与门输入端，首先解除了触发器的“自锁”，但输入信号还要经过一个与非门延迟时间tpd才能变为SD、RD。在没有改变以前，仍维持CP下降沿前的值，即：代入基本RS触发器特征方程，,D、由以上分析可知，在CP=1时，J、K信号可以进入输入与非门，但由于触发器自锁而被拒之门外。只有在CP由1变为0之后的短暂时刻里，由于与非门对信号的延迟，在CP=0前，进入与非门的J、K信号仍起作用，而此时触发器又解除了“自锁”，使得J、K信号可以进入触发器，并引起触发器状态改变。E、触发器最高工作频率CP下降沿到达时，CP封锁了1、2门，故负边沿触发器基本上不需要保持时间。但在CP=0持续期tCPL内一定要保证基本RS触发器能可靠翻转，因此tCPL2tpd，因而触发器最高工作频率为：,3、波形图：,5触发器的逻辑符号及时序图一、触发器的逻辑符号：1、电位触发方式触发器的逻辑符号：2、集成触发器常用的逻辑符号：A、传统的逻辑符号：,B、集成触发器国标规定的逻辑符号二、时序图1、画时序图一般步骤：A、以时钟CP的作用沿为基准，划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态。,B、每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。C、异步直接置0、置1端(RD、SD)的操作不受时钟CP的控制，画波形时要特别注意。2、例1：边沿JK触发器和维持阻塞式D触发器分别如图示，其输入波形如图示，试分别画出Q、Q2端的波形。设电路初态均为0。,波形图：,边沿触发器例2：TTL边沿触发器组成的电路如图示，其输入波形见图，试分别画出Q1、Q2端的波形。设电路初态均为0。,波形图：,例3：现手头只有JK触发器，进行以下转换：1）转换为D触发器；2）转换为RS触发器。解：1)JK触发器的特征方程：D触发器的特征方程：所以：2)RS触发器的特征方程：所以：又因为：类型转换就是将目标触发器的状态向源触发器靠拢，使两者的格式相符。,例4：电路如图所示，它由边沿JK触发器F1/F0和2线4线译码器74LSl39组成。要求：在时钟CP的作用下，画出Q1/Q0、0、1、2、3的波形。(设Q1、Q0的初态为0),解：A、电路中两个边沿JK触发器均接成D触发器工作。B、触发器的状态变化发生在CP下降沿时，其输出Q0，Q1作为2线4线译码器的地址输入A1、A0，译码器的输出(低电平有效)即为电路的输出。C、CP脉冲既是两个触发器的时钟信号，又是译码器的使能控制端(低电平有效)。当CP=1时：无论Q0，Q1为何种状态，0，1，2，3都输出高电平。当CP=0时：0，1，2，3的状态则由Q0，Q1的状态决定。,D、波形图：,小结一、本章内容提要：1、基本RS触发器A、状态转移真值表：B、激励表：C、状态转移图及特征方程：,2、T触发器A、状态转移真值表：B、激励表：C、状态转移图及特征方程：,3、D触发器A、状态转移真值表：B、激励表：C、状态转移图及特征方程：,4、JK触发器A、状态转移真值表：B、激励表：C、状态转移图及特征方程：,5、主从JK触发器：输出状态的变化，由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。主从JK触发器是时钟CP的下降沿触发的触发器。最高工作频率为：维持阻塞式D触发器：触发器的输出状态由CP上升沿到达前瞬间的输入信号D来决定。维持阻塞式D触发器是时钟CP的上升沿触发的触发器。最高工作频率为：负边沿JK触发器：最高工作频率为：,6、画时序图一般步骤：A、以时钟CP的作用沿为基准，划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态。B、每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。C、异步直接置0、置1端(RD、SD)的操作不受时钟CP的控制，画波形时要特别注意。二、举例：1、已知维持阻塞D触发器组成的电路如图所示，输入波形如图所示。(1)写出Q端的表达式；(2)说明B端的作用；(3)试画出Q端与CP的对应波形。,解：(1)由给定电路可得D触发器的驱动信号为将其代入D触发器的特性方程，即可得触发器Q端的表达式如下：(2)B端的作用为：当B=0时，RD有效，触发器无条件复位；当B=1时，RD无效，触发器的状态由D决定。B端用来控制D触发器的复位或正常工作。,(3)根据维持阻塞D触发器的逻辑功能和动作特点，输出状态仅仅取决于CP脉冲上升沿到来时输入信号的状态，而在此之前和之后，无论CP=1期间还是CP=0期间，输入信号的变化都对其输出状态无影响，可画出Q端与CP的对应波形如图所示。,2、试画出下图中Y1和Y2的输出波形。(异步)解：该电路由两个主从JK触发器组成，且它们均接成计数型工作方式(JK1)。根据主从JK触发器的动作特点，第一个触发器将在CP信号的下降沿触发翻转，第二个触发器则要在Q1的下降沿触发翻转。电路的输出：,设触发器的初态均为0，依据上述分析，可画出Y1，Y2输出波形如图所示。,3、图示电路为单次脉冲发生电路。每按动一次按钮S，电路能输出一个定宽的脉冲。(1)试画出Q1、Q2的波形。(2)结合时序波形图简要说明电路工作原理，指出电路输出的单脉冲的宽