第4章存储器3.ppt

4.1存储器分类和结构4.1.1存储器分类,1.内存储器(内存或主存),功能：存储当前运行所需的程序和数据。,特点：CPU可以直接访问并与其交换信息，容量小，存取速度快。,2.外存储器(外存),功能：存储当前不参加运行的程序和数据。,特点：CPU不能直接访问，配备专门设备才能进行交换信息，容量大，存取速度慢。,3.半导体存储器分类,4.存储器的译码结构,(1)单译码方式,Ap-1,Ap-2,A1,A0,N取1译码器,基本存储电路,p个输入,M位位线,D0,D1,DM1,N根字线N=2p个地址,W0,W1,选中的字线输出M位,Wn-1,输出缓冲放大器,单译码寻址示意图,(2)双译码方式,双译码结构示意图,4.1.2随机存储器,一、静态随机存储器SRAM,六管静态RAM基本存储电路,图中V1V2是工作管，V3V4是负载管，V5V6是控制管，V7V8也是控制管，它们为同一列线上的存储单元共用。,二、动态随机存储器DRAM,刷新放大器,数据I/O线,T1,CS,行选择信号,单管DRAM基本存储元电路,T2,列选择信号,下图为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。,4.1.3只读存储器ROM,一、掩膜ROM,RRRR,VCC,1234,字线,位4位3位2位1,输出数据数,二极管ROM阵列,二、可编程ROM(PROM),熔丝式PROM的基本存储结构,三、可擦除、可编程ROM（EPROM）,EPROM的基本存储电路和FAMOS结构,(a)EPROM的基本存储结构,(b)浮置栅雪崩注入型场效应管结构,四、电可擦除可编程ROM（EEPROM）,E2PROM是一种在线（即不用拔下来）可编程只读存储器，它能像RAM那样随机地进行改写，又能像ROM那样在掉电的情况下所保存的信息不丢失，即E2PROM兼有RAM和ROM的双重功能特点，如图4.18所示。E2PROM的另一个优点是擦除可以按字节分别进行（不像EPROM擦除时把整个片子的内容全变为“1”）。,E2PROM结构示意图,+VG,+VD,+VG,+VD,五、Flash存储器,闪速存储器（FlashMemory）是一种新型的半导体存储器，由于它具有可靠的非易失性、电擦除性以及低成本（单管），对于需要实施代码或数据更新的嵌入式应用是一种理想的存储器，而且它在固有性能和成本方面有较明显的优势。,闪速存储器可实现大规模电擦除。,闪速存储器的擦除功能可迅速清除整个器件中所有内容。,闪速存储器可以被擦除和重新编程几十万次而不会失效。,固有的非易失性它不同于静态RAM，不需要备用电池来确保数据存留，也不需要磁盘作为动态RAM的后备存储器。,(2)经济的高密度Intel的1M位闪速存储器的成本按每位计要比静态RAM低一半以上。闪速存储器的成本仅比容量相同的动态RAM稍高，但却节省了辅助（磁盘）存储器的额外费用和空间。,(3)可直接执行由于省去了从磁盘到RAM的加载步骤，查询或等待时间仅决定于闪速存储器，用户可充分享受程序和文件的高速存取以及系统的迅速启动。,(4)固态性能闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。便携式计算机不再需要消耗电池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担心工作条件变坏时磁盘会发生故障。,Ug,Sg,Dg,控制栅极CG,浮空栅极FG,N,N,P衬底,Dg,Sg,Ug,字线,位线,氮氧化物,隧道氧化物,控制栅极CG,浮空栅极FG,N,N,P衬底,Dg,Sg12V,Ug0V,擦除：从浮空栅移走电子,控制栅极CG,浮空栅极FG,N,N,P衬底,Dg7V,Sg0V,Ug12V,编程：为浮空栅增加电子,字线Ug,位线Ud,源线Us,FLASH存储阵列,举例：使用62256（32K8位）芯片和2164（64K1位）为8086CPU组织128KB存储系统。,4.1.4存储器的扩充,62256,A0A14OECE,D0D7,24译码器,62256,A0A14OECE,D0D7,62256,A0A14OECE,D0D7,62256,A0A14OECE,D0D7,Y0Y1Y2Y3,A0A14,A16,A15,D0D7,2164,A0A15OECE,D,D,A0A15OECE,D,A0A15OECE,A0A15,D7D1,D0,2164,A0A15OECE,D,D,A0A15OECE,D,A0A15OECE,A16,以上存储器系统存在哪些问题？怎样解决？,62256,A0A14OECE,D0D7,24译码器,62256,A0A14OECE,D0D7,62256,A0A14OECE,D0D7,62256,A0A14OECE,D0D7,Y0Y1Y2Y3,A0A14,A16,A15,A18,A17,A19,D0D7,2164,A0A15OECE,D,D,A0A15OECE,D,A0A15OECE,A0A15,D7D1,D0,2164,A0A15OECE,D,D,A0A15OECE,D,A0A15OECE,A18,A17,A19,A16,思考题：1、在RAM中，哪种存储器集成度高，哪种存储器访问速度最块？一般在计算机的CACHE系统中，哪种存储器适合组成CACHE？2、在EPROM中，哪种存储器集成度高，并简述USB存储器的基本工作原理？3、在实模式下，CPU能使用到的最大存储空间是多少？为什么？4、有一种存储芯片24256（256K4位），需要组成存储空间为1MB的存储系统，需要这种芯片多少？并画出与CPU连接的简单示意图。,本节次课主要内容：1、微型计算机系统内存体系结构内存的分布内存的组织2、高速缓冲技术CACHE的组织方式CACHE的数据更新方式,4.2微型计算机存储器体系结构,一、层次化的存储器体系结构,寄存器组,片内CACHE主板CACHE,内存（DRAM，ROM）,辅助存储器（硬盘、软盘、U盘）,CPU,主机板,二、内存的基本结构,基本内存区,高端内存区,扩展内存区,00000H,A0000H9FFFFH,FFFFFH,1、基本内存区微机启动时，进入实模式，先使用基本内存区，容量为640KB，从00000H9FFFFH，其中00000H003FFH为中断向量表。2、高端内存区高端内存区时主板BIOS等ROM使用的专用地址区，容量为384KB，地址范围：9FFFFH-FFFFFH其中F0000H-FFFFFH,64KB为BIOS区A0000H-BFFFFH,128KB为显示缓冲区C0000H-DFFFFH,128KB,硬盘、网卡等缓冲区3、扩展内存高档CPU的可以扩展到64GB（36位地址）,三、16位微机内存的组织,奇地址,偶地址,A19A1,A0,BHE,D15D0,D15-D8,D7-D0,1、按字节访问A0=0,BHE=1访问偶地址，数据在D0D7上传输。A0=1,BHE=0访问奇地址，数据在D8D15上传输。2、按字访问A00,BHE=0,数据在D0D15上传输。对准方式：1个总线周期非对准方式：2个总线周期，高8位在奇地址，低8位在偶地址。,A31A2,BHE3,D31D0,D31-D24,D23-D16,D15-D8,D7-D0,BHE2,BHE1,BHE0,四、32位微机存储器组织,4.3高速缓存技术CACHE,一、概述,1、CACHE系统的3个部分CACHE模块：快速的SRAM；主存：DRAM；CACHE控制器2、CACHE命中率,二、组织方式,1、全相连方式原理：主存中的一个区块可以映射到CACHE的任何地方特点：为映射主存的区块提供的极大的灵活性。缺点：CPU在确定数据是否在CACHE中时，需要比对每个块区的地址，则需要浪费许多的时间。,22位块区地址,4字节数据块,主存,主存32位地址,FFFFFC,FFE2C4,EF526C,20FEF8,13F674,000000,16MDRAM,2816位次SRAM,4096位次SRAM,块内字节地址,3123210,DRAM/CACHE选择,2、直接映像方式原理：主存的一个块区映射到CACHE的一个固定的地方如：将主存划分为64KB的块区，块区内地址从0000HFFFFH，CACHE容量为64KB，其地址与块区内地址相对应。然后主存每块区定义一个索引号，如果该块区的数据在CACHE中，则CACHE的标记字段保存这些索引号。优点：只需比对索引号即可确定CACHE是否命中，提高了比对速度。缺点：主存中，同块区（同索引号）相邻的数据不一定在CACHE中，降低了命中率。,主存32位地址,块内字节地址,312315210,DRAM/CACHE选择,FFFCFFFFF80000,54000800040000,FFFC01FFF80000,00FFF800040000,主存索引标记,索引,8位标记数据块,16KB64KB,3、组相联方式原理：组相联方式与直接映像方式类同，只是一个划分的内存块区中有多个数据与CACHE对应（CACHE被划分为多个块），这样提高了命中率。,主存32位地址,312315140,DRAM/CACHE选择,7FFC1FF7FF80000,054000800040000,7FFC0017FF80000,0007FF800040000,主存索引标记,索引,9位标记数据块,16KB32KB,32KB,数据块,2位区分块内地址,三、CACHE的数据更新方式问题的提出：1）由于存在CACHE，一个数据即保存在CACHE中，也保存在内存中，当数据更新时，会出现不一致性；2）当有多个处理器时，每个处理器都有自己的CACHE，同一个内存中的数据可能会在多个CACHE系统中，当数据更新时，其一致性不能保证。,第一种问题的解决方法：1、通写式原理：每当CPU将数据写到CACHE中时，CACHE控制器就会把数据写回到内存中，主存的数据得到及时更新。缺点：每次更新CACHE时，主存都有写操作，总线会很繁忙。2、缓冲通写式原理：在主存和CACHE中加一个缓冲器，当CACHE更新时，先把数据写到缓冲器中，CPU的下一个操作周期时，缓冲器在把数据写到主存。3、回写式原理：在CACHE中，设置一个更新标记位，当CACHE数据更新时，将标记置“1”。当CACHE数据区被新的内存块替换时，才把数据回写到前任主存，并将更新标记清“0”。,第二种问题的解决方法：1