《数字电路与数字逻辑》第四章课件

2020年5月5日星期二,第四章组合逻辑电路,1,二、译码器,(2)38线译码器,(3)使能端的作用,1.二进制译码器,(1)24线译码器,(4)用译码器设计组合逻辑电路,2.二十进制译码器,2020年5月5日星期二,第四章组合逻辑电路,2,(1)七段数码管,(2)数字显示译码器7448,3.数字显示译码器,三、数据选择器,1.四选一数据选择器,2020年5月5日星期二,第四章组合逻辑电路,3,二、译码器,译码：将输入的每个代码的含义“翻译”过来，给出相应的输出信号。,1.二进制译码器,2n个n位二进制代码,(1)24线译码器,2020年5月5日星期二,第四章组合逻辑电路,4,图4.2.5(a)逻辑图,(b)简化符号,A1、A0地址输入端；,2020年5月5日星期二,第四章组合逻辑电路,5,表4.2.424线译码器的功能表,2020年5月5日星期二,第四章组合逻辑电路,6,24线译码器的逻辑表达式,；器件不工作,；器件工作,图4.2.6双24线译码器74139的简化逻辑符号,2020年5月5日星期二,第四章组合逻辑电路,7,(2)38线译码器,图4.2.7(a)简化符号,A2、A1、A0地址输入端；,2020年5月5日星期二,第四章组合逻辑电路,8,表4.2.538线译码器74138的功能表,2020年5月5日星期二,第四章组合逻辑电路,9,38线译码器74138的逻辑表达式,；器件不工作,；器件工作,(3)使能端的作用,扩展地址输入端,2020年5月5日星期二,第四章组合逻辑电路,10,图4.2.8(a),2020年5月5日星期二,第四章组合逻辑电路,11,表4.2.624线译码器扩展为38线译码器的真值表,2020年5月5日星期二,第四章组合逻辑电路,12,图4.2.8(b),2020年5月5日星期二,第四章组合逻辑电路,13,构造数据分配器,(b),图4.2.9(a),2020年5月5日星期二,第四章组合逻辑电路,14,(4)用译码器设计组合逻辑电路,原理：译码器每个输出端分别与某一个最小项（高电平译码）或某一个最小项非（低电平译码）相对应。,2020年5月5日星期二,第四章组合逻辑电路,15,图4.2.10(a),2020年5月5日星期二,第四章组合逻辑电路,16,2020年5月5日星期二,第四章组合逻辑电路,17,图4.2.10(b),2020年5月5日星期二,第四章组合逻辑电路,18,例2用74138设计一个多输出组合网络，它的输入为A、B、C三个变量，输出为下面三个函数。,2020年5月5日星期二,第四章组合逻辑电路,19,=Y1Y3,图4.2.11,2020年5月5日星期二,第四章组合逻辑电路,20,2.二十进制译码器,图4.2.12(c),8421BCD码译码器7442,余3BCD码译码器7443,余3格雷BCD码译码器7444,A3A0：地址输入端；,2020年5月5日星期二,第四章组合逻辑电路,21,表4.2.7二十进制译码器7442的功能表,2020年5月5日星期二,第四章组合逻辑电路,22,续表,2020年5月5日星期二,第四章组合逻辑电路,23,数字显示译码器,BCD码,3.数字显示译码器,七段数码管,(1)七段数码管,半导体数码管,液晶数码管,共阳极,共阴极,2020年5月5日星期二,第四章组合逻辑电路,24,(a)外形图,(b)等效电路,图4.2.13C391E,2020年5月5日星期二,第四章组合逻辑电路,25,(2)数字显示译码器7448,简化符号,A3A0：8421BCD输入端,YaYg：七段输出端,2020年5月5日星期二,第四章组合逻辑电路,26,图4.2.15015十六个字符显示,2020年5月5日星期二,第四章组合逻辑电路,27,表4.2.87448功能表,2020年5月5日星期二,第四章组合逻辑电路,28,续表,2020年5月5日星期二,第四章组合逻辑电路,29,图4.2.17用7448驱动BS201A的连接方法,1K7,2020年5月5日星期二,第四章组合逻辑电路,30,图4.2.18有灭零控制的8位数码显示系统,2020年5月5日星期二,第四章组合逻辑电路,31,三、数据选择器,图4.2.19数据分配器和数据选择器示意图,2020年5月5日星期二,第四章组合逻辑电路,32,1.四选一数据选择器,图4.2.20(c)简化符号,A1、A0：地址输入端；,D3D0：数据输入端；,Y：输出端；,2020年5月5日星期二,第四章组合逻辑电路,33,表4.2.9四选一MUX的功能表,2020年5月5日星期二,第四章组合逻辑电路,34,四选一MUX的逻辑表达式,四选