电子电路设计训练(北航)exp2014verilog课件_第1页
电子电路设计训练(北航)exp2014verilog课件_第2页
电子电路设计训练(北航)exp2014verilog课件_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1,实验二,电子电路设计训练数字部分（Verilog）,2,目的：掌握较为复杂电路设计方法。内容：练习三、利用条件语句实现计数分频时序电路+练习三的练习题练习五、用always块实现较复杂组合逻辑电路+练习五的练习题地点：新主楼F535时间：下周二(4-08日下午16、17点):27、28班下周四(4-10日晚19、20、21点):21、22班+27、28排不下下周日(4-13日下午14、15、16、17点):23、24班+21班排不下下周日(4-13日晚19、20、21点):25、26班+22班排不下,实验二,3,联系方法,李峭、何锋avionicsrobinle主楼F710202教研室航空电子与总线通信实验室AvionicsandBusCommunicationsLaboratory(ABCLab),Verilog,
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论