教学课件PPT触发器与时序逻辑电路.ppt

西安理工大学电工学教研室,第21章触发器与时序逻辑电路,返回,22.1双稳态触发器,22.2寄存器,22.3计数器,22.4单稳态触发器,22.5多谐振荡器,目录,时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。,触发器是时序逻辑电路的基本单元,组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。,概述,返回,触发器按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。,双稳态触发器中又包含rs触发器、jk触发器、d触发器和t触发器等。,22.1双稳态触发器,返回,22.1.1rs触发器,1.基本rs触发器,由两个与非门交叉连接而成,q,q,返回,01101100,10不变不定,q,q,q,返回,输入sd=0,rd=1时,若原状态：,1,0,1,0,1,0,1,1,输出变为：,返回,输入sd=0,rd=1时,若原状态：,0,0,1,1,0,1,0,1,输出保持：,返回,返回,时,考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。,直接复位端（reset）,直接置位端（set）,低电平有效,返回,输入rd=1,sd=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,返回,输入rd=1,sd=1时,若原状态：,1,1,0,1,1,0,输出保持原状态：,返回,结论,时，触发器原状态若为“0”，则新状态为“0”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本rs触发器输出都保持原状态不变。,返回,输入rd=0,sd=0时,输出全是1与逻辑功能相矛盾,且当同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。,返回,结论,输入rd=0,sd=0时，基本rs触发器的输出不定，属于禁止出现的状态。基本rs触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制。,返回,图形符号,低电平有效,q,q,返回,2.可控rs触发器（时钟rs触发器）,返回,注意,（直接复位端）和（直接置位端）可以不受时钟信号的控制直接给输出复位（输出0）或置位（输出1）。一般用于在开始工作时设定初始工作状态，而在工作过程中一般不使用。因为它们都是低电平有效的信号，所以不用时应接高电平。,返回,c=0及r=s=0时,0,触发器保持原态,返回,c=1，r=0、s=1时,1,0,1,1,0,1,1,0,新状态是1,返回,c=1，r=1、s=0时,1,1,0,0,1,0,1,1,新状态是0,返回,c=1，r=1、s=1时,1,1,1,0,0,1,1,1,新状态不定,返回,逻辑功能表,qn+1-第n+1个时钟脉冲到来后的新状态,qn-第n+1个时钟脉冲到来之前的原状态,返回,逻辑符号,s,r,c,q,q,返回,例：画出rs触发器的输出波形。,返回,可控rs触发器的计数功能,工作原理,1,假设q=0,来一个时钟翻转一次,返回,可控rs触发器的空翻现象,1,j1=k1=q0;j2=k2=q1q0;j3=k3=q2q1q0;,f0,f1,f2,f3,返回,各触发器的状态变换与时钟脉冲同步,返回,例1:,分析图示逻辑电路的逻辑功能,说明其用途.设初始状态为“0000”。,j,j,j,k,k,k,清零,计数脉冲,q2,q1,q0,f0,f1,f2,返回,解：,分析：,从各触发器的c端连接来看，这是一个异步工作方式的计数器。其中，f0和f2的c与计数脉冲相连，f1的时钟端c=q0，即f1只有在q0的状态从1变为0时才能翻转。,（1）各j、k端的逻辑式,（q0每从1变为0时，翻转一次）,q1,返回,（2）列表,注意到f1只有在q0的状态从1变为0时才能翻转,c012345,k2111111,j1111111,j2000100,k1111111,j0111101,k0111111,q2q1q0000001010011100000,返回,这是一个五进制的异步加法计数器。,时序图如下,返回,22.3.2十进制计数器,用四位二进制数来代表十个十进制数码09,四位二进制数共有16个状态，用于代表09时会多余出6个状态。编码方式的不同，决定了状态的取舍。,最常用的编码方式为8421码,返回,8421码十进制加法计数器的状态表,返回,q3,q2,q1,q0,j,j,j,j,k,k,k,k,计数脉冲,j0=k0=1；j1=q3q0，k1=q0；j2=k2=q1q0；j3=q2q1q0，k3=q0,1.同步十进制加法计数器,返回,j0=k0=1；j1=q3q0，k1=q0；j2=k2=q1q0；j3=q2q1q0，k3=q0,c012345678910,j3,k3,j2,k2,j1,k1,k0,j0,q3,q2q1q0,00000001001000110100010101100111100010010000,0000001101001111000000110111111100000011010011110000001111111111000000110100001100000011,返回,2.二五十进制计数器,返回,q3,q2,q1,q0,f3,f2,f1,f0,&,&,c0,c1,j,k,j,k,k,j,j,k,s9(1),s9(2),r0(1),r0(2),ct74ls290的内部逻辑图,返回,1.只接c0时,由q0输出,为二进制计数器。,2.只接c1时，由q3、q2、q1输出，为五进制计数器。,3.将q0与c1连接,由c1输入计数脉冲,可得十进制计数器。,4.利用“反馈清零法”,可得到小于十的任意进制计数器。,逻辑功能,返回,用反馈清零法将ct74ls290连接成6进制计数器。,q3,q2,q1,q0,c0,c1,s9(1),s9(2),r0(1),r0(2),1.首先将q0与c1连接组成十进制计数器。,2.将置位端接0,q2和q1端反馈至清零端。,例2：,返回,原理分析：,设初始状态为0000,1.因为r0(1)=r0(2)=s9(1)=s9(2)=0，所以电路为计数状态，从0000开始计数。,2.当第五个计数脉冲过后，输出为0101。再来一个计数脉冲时，输出变为0110，由于q1和q2分别接r0(1)和r0(2)清零端，所以0110这个状态，刚一出现，马上又变为0000。,返回,22.4单稳态触发器,22.4.1cmos积分型单稳态触发器,+udd,1,1,a,r,uo1,ui,uo,c,返回,5k,5k,5k,8+ucc,5,6,2,7,3,1gnd,4,1gnd,2低电平触发端,3输出端,4复位端,6高电平触发端,7放电端,8正电源端518v,c1,c2,22.4.2由555集成定时器组成的单稳态触发器,1.555集成定时器,返回,2.由555定时器组成的单稳态触发器,5k,5k,5k,8+ucc,5,6,2,7,3,1,4,+ucc,+ucc,0.01f,ui,u0,r,c,uc,uc,ui,u0,tp,t,t,t,tp=rcln3=1.1rc,c1,c2,返回,单稳态触发器的主要用途:,1.用作定时控制,改变rc参数大小,可改变输出高电平时间宽度,即改变定时时间.,2.用于脉冲整形。,返回,22.5多谐振荡器,22.5.1rc环形振荡器,1,1,1,uo,r,rs,c,返回,22.5.2由555定时器组成的多谐振荡器,8+ucc,5,6,3,1,5k,5k,5k,2,7,4,+ucc,+ucc,r2,r1,c,uo,uc,c1,c2,返回,uc,uo,tp1,tp2,1.上电初期,电容电压小于,比较器2输出低电平,使触发器输出高电平。放电管截止。,2.电容充电使电压uc上升到大于时，比较器1输出低电平，使触发器输出低电平。放电管导通，电容放电使电压uc下降。,3.当电压下降到时，比较器2输出低电平使触发器又输出高电平，放电管截止，电容电压重新因充电而重新上升。重复步骤1。,t,t,返回,振荡频率的计算：,tp1:uc从上升到所需的时间为tp1,tp2:uc从下降到所需的时间为tp2,振荡周期:,振荡频率:,返回,占空比可调的多谐振荡器,返回,占空比,返回,应用举例,例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。,电路的核心是74ls175四d触发器。它的内部包含了四个d触发器，各输入、输出以字头相区别，管脚图见下页。,返回,1q,1d,2q,2d,gnd,4q,4d,3q,3