电子技术PPT电子课件教案-第20章 组合逻辑电路.ppt

第11章组合逻辑电路,lfchun制作,大连理工大学电气工程系,第20章组合逻辑电路,下一章,上一章,20.1逻辑电路概论,20.2逻辑门电路,20.3组合逻辑电路的分析,20.4组合逻辑电路的设计,20.5编码器与译码器,20.6数据选择器与数据分配器,课堂讨论,返回主页,lfchun制作,大连理工大学电气工程系,20.1逻辑电路概论,第20章组合逻辑电路,逻辑电路（数字电路）组合逻辑电路、时序逻辑电路。,逻辑电平高电平、低电平。,正逻辑与负逻辑数字电路的工作状态：只有两种相反的逻辑状态（1、0）。逻辑1：高电平、灯亮、开关闭合、逻辑0：低电平、灯灭、开关断开、逻辑1：低电平、灯灭、开关断开、逻辑0：高电平、灯亮、开关闭合、,2.4v,0.4v,高电平,低电平,lfchun制作,大连理工大学电气工程系,数字电路是根据脉冲信号的有无、个数、宽度、频率等进行工作的。,数字电路的优点抗干扰能力强，信号便于存储、分析、传输。数字波形（脉冲波形）,正脉冲,+3v0,03v,负脉冲,+3v0,03v,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,010101010101010周期性的数字波形,001011111110001100100011110111非周期性的数字波形位时间：一位数据所占用的时间（ns）。比特率（bitrate）：每秒钟所传输数据的位数。,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,数字电路的发展与分类,电子管半导体分离元件集成电路。ttl逻辑门cmos器件pld可编程逻辑器件。,小规模中规模大规模超大规模甚大规模,101010010010001000106106,逻辑门电路计数器、加法器小型存储器、门阵列大型存储器、微处理器pld、多功能集成电路,数字电路分析的数学工具：逻辑代数。逻辑功能的表示方法真值表、功能表、逻辑表达式、波形(时序)图。,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,陶方扁平封装,双列直插封装,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,微处理器（cpu）芯片,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,单片机（8051）芯片,20.1逻辑电路概论,lfchun制作,大连理工大学电气工程系,20.2逻辑门电路,第20章组合逻辑电路,一、基本逻辑关系及其门电路1.与逻辑和与门电路实现与逻辑关系的电路称为与门电路。,faba0=0a1=aaa=a,0001,00011011,真值表,与运算（逻辑乘）,lfchun制作,大连理工大学电气工程系,20.2逻辑门电路,2.或逻辑和或门电路,实现或逻辑关系的电路称为或门电路。,0111,00011011,真值表,faba0=aa1=1aa=a,或运算（逻辑加）,lfchun制作,大连理工大学电气工程系,3.非逻辑和非门电路,实现非逻辑关系的电路称为非门电路。,01,10,非运算（逻辑非）,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,二、集成复合门电路,与非门或非门与或非门同或门异或门,ttl电路cmos电路,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,1.与非门电路,ab,f,f1,1110,00011011,真值表,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,两输入四与非门集成电路,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,四输入两与非门集成电路,20.2逻辑门电路,空脚,空脚,lfchun制作,大连理工大学电气工程系,2.或非门电路,ab,f,f1,1000,00011011,真值表,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,两输入四或非门集成电路,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,四输入两或非门集成电路,20.2逻辑门电路,空脚,空脚,lfchun制作,大连理工大学电气工程系,3.三态与非门,0,1,灌电流,拉电流,01,01,z,z,第三态高阻状态,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,三态与非门的应用,总线dbab,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,例20.1试用与非门组成非门和与门。,解:(1)组成非门,a,f,ab,(2)组成与门,=ab,f,ab,20.2逻辑门电路,lfchun制作,大连理工大学电气工程系,常用组合逻辑功能器件编码器、译码器、数据分配器、数据选择器、数值比较器、算术运算电路。,20.3组合逻辑电路的分析,由门电路组成的逻辑电路叫组合逻辑电路。,无记忆功能,第20章组合逻辑电路,lfchun制作,大连理工大学电气工程系,一、逻辑代数简介,逻辑变量只取0、1两个值。,1.基本运算2.交换律abbaabba3.结合律abc=(ab)c=a(bc)abc=(ab)c=(ca)b,=ab,=abc,c,20.3组合逻辑电路的分析,lfchun制作,大连理工大学电气工程系,4.分配律,abc=(ab)(ac)a(bc)=(ab)(ac),=bc,=a(bc),bac,abac,5.吸收律aab=aa(ab)=a,20.3组合逻辑电路的分析,lfchun制作,大连理工大学电气工程系,例20.2试用与非门组成或门fab。,解：fab,20.3组合逻辑电路的分析,6.反演律（摩根律）,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,例20.3化简下列逻辑代数式：,lfchun制作,大连理工大学电气工程系,=abbcd=bcd,20.3组合逻辑电路的分析,lfchun制作,大连理工大学电气工程系,二、逻辑函数的卡诺图化简法,20.3组合逻辑电路的分析,1.最小项(1)最小项的定义n个变量x1，x2，xn的最小项是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。两个变量的最小项：三个变量的最小项：四个变量的最小项：,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)最小项的性质（以三个变量为例）,10000000,01000000,00100000,00010000,00001000,00000100,00000010,00000001,真值表,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)最小项的性质,对于任一最小项，只有一组变量取值使其值为1。不同的最小项，使其值为1的那一组变量取值不同。对于变量的任一组取值，任意两个最小项的积为0。对于变量的任一组取值，全体最小项的和为1。,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,2.逻辑函数的最小项表达式,例20.4将下列逻辑式化成最小项表达式。,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,3.用卡诺图表示逻辑函数并化简,(1)卡诺图,ab,01,01,abc,abcd,两变量卡诺图,三变量卡诺图,四变量卡诺图,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,两项合并，消去一个变化的量,1,1,=ab,两项合并，消去一个变化的量,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去两个变化的量,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去两个变化的量,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去两个变化的量,=bd,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去两个变化的量,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,八项合并，消去三个变化的量,1,1,1,1,=c,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,(2)逻辑函数的卡诺图及化简方法,1,1,1,1,八项合并，消去三个变化的量,1,1,1,1,=d,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,例20.5画出下列逻辑函数的卡诺图并化简。,解：先将原式化成最小项表达式,合并，得f=bcd,1,1,1,1,1,1,1,1,1,1,lfchun制作,大连理工大学电气工程系,20.3组合逻辑电路的分析,1,解：根据规律直接填卡诺图。,1,1,1,f=ac,例20.6画出下列逻辑函数的卡诺图并化简。,1,1,对于卡诺图中孤立存在的项不能化简。,1,1,1,lfchun制作,大连理工大学电气工程系,三、组合逻辑电路的分析方法,20.3组合逻辑电路的分析,由逻辑电路,列写逻辑代数式,化简或变换,分析输入输出的逻辑关系,列出真值表,lfchun制作,大连理工大学电气工程系,00011011,异或门,=,例20.7分析图示逻辑电路的功能。,0110,真值表,20.3组合逻辑电路的分析,lfchun制作,大连理工大学电气工程系,异或门,同或门,20.3组合逻辑电路的分析,=,lfchun制作,大连理工大学电气工程系,例20.8分析图示密码锁电路的密码。,00,00,11,=1开锁信号。,10101,0,1,=1报警信号。,1,11111,1,密码为：10101。,10,01,20.3组合逻辑电路的分析,0,0,lfchun制作,大连理工大学电气工程系,20.4组合逻辑电路的设计,1011,+1010,问题：已知两个四位二进制数a=1011，b=1010，计算ab。,1,0,0,1,1,0,0,1,1,第20章组合逻辑电路,一、加法器的设计,半加,+,+,+,+,+,+,+,全加,lfchun制作,大连理工大学电气工程系,1.半加器,(1)根据逻辑功能列出真值表,00101001,00011011,两个一位二进制数,本位和,进位位,(2)根据真值表写出逻辑表达式本位和进位位c=ab,20.4组合逻辑电路的设计,=ab,lfchun制作,大连理工大学电气工程系,(3)根据逻辑表达式画出逻辑电路,cab,半加器,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,2.全加器,(1)根据逻辑功能列出真值表,00011011,01010101,两个n位二进制数中的一位,本位和,进位位,来自低位的进位数,0010100110010111,aibici1,aibici1,(2)根据真值表写出逻辑表达式,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,(3)化简或变换逻辑式,20.4组合逻辑电路的设计,1,1,1,1,aibici1,aibici1,1,1,1,1,ci=aibibici1aici1,lfchun制作,大连理工大学电气工程系,(3)化简或变换逻辑式,=（aibi）ci1,=(aibi)ci1+aibi,=aibici1,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,aibi,aibi,(4)根据逻辑表达式画出逻辑电路,fici,(aibi)ci,(aibi)ci1,fi=aibici1ci=（aibi）ci1+aibi,全加器,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,3.四位加法器,设a=a3a2a1a0，b=b3b2b1b0，求ab=?,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,第11章组合逻辑电路,四位超前进位集成加法器,f0a0b0c1,f1b1a1,b2a2f2,a3b3f3c3,lfchun制作,大连理工大学电气工程系,20.4组合逻辑电路的设计,四位超前进位集成加法器,lfchun制作,大连理工大学电气工程系,二、数值比较器的设计问题：比较两个二进制数的大小，比较结果产生“大于”、“等于”、“小于”三种输出信号。1.一位数值比较器(1)根据逻辑功能列出真值表,20.4组合逻辑电路的设计,010001100010,00011011,一位数值比较器真值表,(2)根据真值表写出逻辑表达式,lfchun制作,大连理工大学电气工程系,20.4组合逻辑电路的设计,(3)根据逻辑表达式画出逻辑图,lfchun制作,大连理工大学电气工程系,20.4组合逻辑电路的设计,2.两位数值比较器,100001100001010,a1b1a1b1a1=b1a0b0a1=b1a0b0a1=b1a0=b0,两位数值比较器真值表,(1)根据逻辑功能列出真值表,lfchun制作,大连理工大学电气工程系,20.4组合逻辑电路的设计,(2)根据真值表写出逻辑表达式利用一位数值比较器的输出。,fab=(a1b1)(a1=b1)(a0b0)fa=b=(a1=b1)(a0=b0)fab=(a1b1)(a1=b1)(a0b0),fabfa=bfab,lfchun制作,大连理工大学电气工程系,000001010011100101110111,00010111,01,例20.9某机房有a、b、c、d四台排风扇，如果a风扇开机，同时其他三台风扇至少有两台开机，则指示灯亮。试用与非门组成指示灯亮的逻辑电路。解：设指示灯f亮为1，风扇开机为1。,0,f=,abcd,=acdabdabc,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,f=acdabdabc,f,20.4组合逻辑电路的设计,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,一、编码器,可实现编码功能的组合逻辑电路。,编码器,控制信息,二进制代码,二十进制编码器（bcd码）例如十进制数357用二进制数表示为：001101010111十进制数09：00001001（8421bcd码）1.键盘输入8421bcd码编码器,第20章组合逻辑电路,lfchun制作,大连理工大学电气工程系,11111111111111111110111111110111111110111111110111111110111111110111111110111111110111111110111111110111111111,0000000001000110010100111010010101101101011111000110011,十个按键8421bcd码编码器功能表,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,特点：输入低电平有效。gs为控制使能标志。s=0时无输入信号，s=1时有输入信号。,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,0000,0101,0111,3,2,1,1,1,0,1,0,无输入时,有输入时,lfchun制作,大连理工大学电气工程系,0000,0101,0111,20.5编码器与译码器,3,2,1,0,1,1,1001,1,0,0011,lfchun制作,大连理工大学电气工程系,2.优先编码器,20.5编码器与译码器,0001001011,00011011,4线2线优先编码器功能表,最高最低优先级别,lfchun制作,大连理工大学电气工程系,3.74ls148集成编码器（8线3线优先编码器）,20.5编码器与译码器,f0,ei,eo,gs,输入端：ii7，低电平有效。输出端：ff2，低电平有效。输入使能端ei：ei=0时，编码器工作，否则不工作。输出使能端eo：ei=0且无输入时，eo=0。工作状态标志gs：ei=0且有输入时，gs=0。,lfchun制作,大连理工大学电气工程系,二、译码器,n位二进制代码输入,2n种状态,2n种输出,可实现译码功能的组合逻辑电路。,译码器,二进制数代码,按其编码时的原意翻译成对应的信号输出,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,1.二进制译码器（2线4线译码器）,20.5编码器与译码器,00011011,低电平译码,功能表,11110111101111011110,lfchun制作,大连理工大学电气工程系,2.74ls138集成译码器（3线8线译码器）,20.5编码器与译码器,000001010011,功能表,01111111101111111101111111101111,100101110111,11110111111110111111110111111110,功能端说明：当g21=g22=0，g1=1时译码；否则不译码。,其余类推。,lfchun制作,大连理工大学电气工程系,3.显示译码器,二-十进制编码,显示译码器,显示器件,(1)数码显示器（数码管）辉光数码管、荧光数码管、液晶显示器、半导体数码管（led显示器）。,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,数码管,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,数码管,lfchun制作,大连理工大学电气工程系,(2)常用的七段led显示器件,a,b,d,e,f,g,c,共阳极,共阴极,fgab,edch,20.5编码器与译码器,lfchun制作,大连理工大学电气工程系,abcdefg,1111110,0110000,1101101,bcd码输入,输出一组高低电平信号,显示译码器,0000,1111110,0010,1101101,(3)显示译码器,20.5编码器与译码器,译码,译码,8,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,0000000100100011010001010110011110001001,显示译码器功能表,1111110011000011011011111001011001110110111011111111000011111111111011,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,fgabcde,i7,d1d2,ltbile,功能端说明：灯测试端li：lt=0显示8字；lt=1正常显示。消隐端bi：bi=0字形消失；bi=1字形出现。锁存端le：le=1锁存；le=0接受信号。,4511集成七段译码器,d3d0,lfchun制作,大连理工大学电气工程系,20.5编码器与译码器,4511与数码显示器的联接图,lfchun制作,大连理工大学电气工程系,20.6数据选择器与数据分配器,第20章组合逻辑电路,数据选择器与数据分配器的功能,lfchun制作,大连理工大学电气工程系,一、数据选择器1.4选1数据选择器,20.6数据选择器与数据分配器,10000,00011011,0d0d1d2d3,功能表,lfchun制作,大连理工大学电气工程系,2.74ls151集成数据选择器,a2a1a0,d3d2d1d0,g,d4d5d6d7,8选1数据选择器74ls151。输入端：dd7。输出端：f和f1，。使能端g：g=1时，f=1，f1=0。g=0时，选择数据。,20.6数据选择器与数据分配器,lfchun制作,大连理工大学电气工程系,3.数据选择器的应用逻辑函数产生器,对于4选1数据选择器，有下列关系对于8选1数据选择器，有下列关系,例：g=d7=d6=d5=d2=d1=d0=0，d4=d3=1。则,使不同的d端为零，可得到不同的逻辑函数。,20.6数据选择器与数据分配器,lfchun制作,大连理工大学电气工程系,11,00,g0g1g2g3,开门g0g1g2g3,01,10,10,01,11,00,二、数据分配器1.数据分配器工作的原理,abd,00011011,000d00d00d0