[工学]计算机组成原理考研大纲解读与试题分析

,计算机组成原理考研大纲解读与试题分析,大纲解读,考查目标理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念；理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法；能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。,计算机系统概述,数据的表示与运算,数据的表示与运算,存储器层次结构,存储器层次结构,存储器层次结构,存储器层次结构,指令系统,指令系统,中央处理器,中央处理器,总线,总线,输入输出系统,输入输出系统,1、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）A、指令操作码的译码结果B、指令和数据的寻址方式C、指令周期的不同阶段D、指令和数据所在的存储单元考点：冯 诺依曼结构的计算机，指令执行过程,09年试题,冯诺依曼首先提出了“存储程序”的概念和二进制原理，依此设计的计算机称为冯 诺依曼计算机冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中完成一条指令需要3个步骤，取指令、指令译码和执行指令（一个指令周期）取指令 -？指令译码执行指令-？区分指令和数据还有一种方法，他们的地址来源是不同的指令-？数据-？对于A选项，译码是发生在取指令之后，不可能根据译码结果来区分指令和数据,指令,数据,地址形成部件或指令中的地址码,程序计数器,2、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x y z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x y z的值分别是（ ）A、x=0000007FH、y=FFF9H、z=00000076HB、x=0000007FH、y=FFF9H、z=FFFF0076HC、x=0000007FH、y=FFF7H、z=FFFF0076HD、x=0000007FH、y=FFF7H、z=00000076H考点：定点数的表示和运算定点数的补码表示两个不同长度的数据进行运算，需要先进行符号扩展,定点数的补码表示两个不同长度的数据进行运算，需要先进行符号扩展规律：用符号位填充 FFF7FFFF FFF7本质：数值不变-9 无符号数00000009原码 800000009反码 FFFFFFF6补码 FFFFFFF7,补码加减运算 X+Y补 = X补 + Y补X-Y补 = X补 + -Y补计算机中减法运算是通过补码运算的二进制加法器实现的求补（变补）运算：Y补 -Y补求补规则：将Y补包括符号位在内每一位取反，末位加1。z补=X+Y补 = X补 + Y补 = 0000007F+ FFFFFFF7,0000 0000 0000 0000 0000 0000 0111 1111+ 1111 1111 1111 1111 1111 1111 1111 0111 1 0000 0000 0000 0000 0000 0000 0111 0110,扩展：定点数的表示范围（字长n+1位）原码补码-1补+ 1补=FF+01=00=0000 0000= 0补-0补=1000 0000-128补=-127补+-1补=1000 0001+1111 1111 =1000 0000定点数的运算（加减乘除）,3、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（ ）A、 00111 1100010 B、 00111 0100010C、 01000 0010001D、发生溢出考点：浮点数的表示和运算,X=2729/32=00111 0011101Y=255/8 =00101 0010100对阶 Y尾数右移，阶码+2 00111 0000101尾数相加 0100010 浮点数为 00111 0100010规格化 尾数右移一位，阶码+1 01000 0010001判断溢出 阶码符号位不同，所以溢出说明：容易错选B和C，二者计算都对，但不完整,4、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）A、0 B、2C、4 D、6考点：高速缓冲存储器主存块为32字节块内地址5位Cache16块，每组两块 共8组，组号3位129号单元地址是10000001 100 00001,5、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）A、1、15 B、2、15C、1、30 D、2、30考点：主存与CPU的连接计算片数很容易，直接除就可以了4K8/2K8=260K8/4K4=30,位扩展 从字长方向扩展芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起； 芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位字扩展 从字数方向扩展芯片的数据线D、读写控制信号WE#分别连在一起; 存储器地址线A的低若干位连接各芯片的地址线;存储器地址线A的高若干位作用于各芯片的片选信号CS#字位扩展 从字长和字数方向扩展,6、某机器字长16位、主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（ ）A、2006H B、2007HC、2008H D、2009H考点：指令的寻址取指令前 PC= 2000H取指令后 PC+=（指令长度）= 2002H指令执行后PC+=06H=2008H,7、下列关于RISC的叙述中，错误的是（ ）A、RISC普遍采用微程序控制器B、RISC大多数指令在一个时钟周期内完成C、RISC的内部通用寄存器数量相对CISC多D、RISC的指令数、寻址方式和指令格式种类相对CISC少考点：RISC和SISC的基本概念RISC(精简指令集计算机)和CISC(复杂指令集计算机) 是当前CPU 的两种架构。,8、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ ）A、90ns B、80nsC、70ns D、60ns考点：指令流水线,六级流水举例,六级流水,14 个时间单位,串行执行,6 9 54个时间单位,完成 一条指令,6 个时间单位,取指令,指令译码,计算地址,取操作数,执行指令,写结果,9、相对于微程序控制器，硬布线控制器的特点是（ ）A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能和修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难,10、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHZ，则总线带宽是（ ）A、10MB/s B、20MB/sC、40MB/s D、80MB/s考点：总线4（10M/2）=20MB,11、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）A、5% B、9.5%C、50% D、95%考点：高速缓冲存储器命中率指CPU访问主存数据时，命中Cache的次数，占全部访问次数的比率；失效率就指不命中Cache的次数，占全部访问次数的比率。命中率h取决于程序的行为、Cache的容量、组织方式、块大小。,12、下列选项中，能引起外部中断的事件是（ ）A、键盘输入 B、除数为0C、浮点运算下溢 D、访存缺页考点 输入输出系统程序中断方式中断是处理器处理外部突发事件的一个重要技术。它能使处理器在运行过程中对外部事件发出的中断请求及时地进行处理，处理完成后又立即返回断点，继续进行处理器原来的工作。引起中断的原因或者说发出中断请求的来源叫做中断源。根据中断源的不同，可以把中断分为硬件中断和软件中断两大类，而硬件中断又可以分为外部中断和内部中断 两类。,外部中断一般是指由计算机外设发出的中断请求，如：键盘中断、打印机中断、定时器中断等。外部中断是可以屏蔽的中断，也就是说，利用中断控制器可以屏蔽这些外部设备 的中断请求。 内部中断是指因硬件出错（如突然掉电、奇偶校验错等）或运算出错（除数为零、运算 溢出、单步中断等）所引起的中断。内部中断是不可屏蔽的中断。 软件中断其实并不是真正的中断，它们只是可被调用执行的一般程序。例如：ROM BIOS中的各种外部设备管理中断服务程序（键盘管理中断、显示器管理中断、打印机管理 中断等，）以及DOS的系统功能调用（INT 21H）等都是软件中断。 CPU为了处理并发的中断请求，规定了中断的优先权，中断优先权由高到低的顺序是： （1）除法错、溢出中断、软件中断 （2）不可屏蔽中断 （3）可屏蔽中断 （4）单步中断。,1、某计算机的CPU主频为500MHZ，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相对于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）（本题共8分）,第一问指令执行时间 1/500M5=110-8s每次传送时间 4/0.5M=810-6s传送中执行的指令数为（810-6)/(110-8s)=8000条其中，属于I/O的指令 18+2条所以占比为20/8000=2.5%第二问每次传送时间 5000/5M=110-3sDMA时间开销 500（1/500M）=110-6s占比为（110-6s）/（110-3s）=0.1%,2、（本题共13分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为（R0）+（R1）（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。,指令执行阶段每个节拍的功能和有效控制信号如下所示时钟功能有效控制信号C5 MAR-(R1) PCout,MARinC6 MDR-M(MAR) MemR,MDRinEC7 A (R0) R0out,AinC8 AC(MDR)+(A) MDRout,Addr,ACinC9 MDR(AC) ACout,MDRinC10 M(MAR) MDR MDRoutE,MemW,10年试题,12、下列选项中，能缩短程序执行时间的措施是（）I 提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化A、仅I和II B、仅I和IIIC、仅II和III D、I，II，III考点：计算机性能指标,计算机性能指标CPU时钟周期：CPU所用振荡器的周期主频：时钟周期的倒数CPU周期/机器周期/状态周期、指令周期CPI：执行一条指令所需的平均时钟周期数CPU执行时间MIPSMIPS(Million Instructions Per Second)：单字长定点指令平均执行速度（指令速度）MFLOPS(Million Floating-point Operations per Second，每秒百万个浮点操作) =浮点指令数/（执行时间*1000000）（运算速度）吞吐量:吞吐量指标是按照工作单位（任务、指令、作业）来定义的，是指单位时间内完成工作单位的数目。比如CPU的吞吐量就是单位时间内执行指令的数目。对于网络、吞吐量是指单位时间传输的报文。MIPS和、MFLOPS是描述吞吐量的基本单位。响应时间：是指用户输入一个请求后，系统对请求做出响应并获得它所需要的结果的等待时间。包括访问磁盘、访问主存、CPU运行和输入输出等操作的时间以及操作系统的开销等。,CPU的时钟频率，也就是CPU主频率，一般说来，一个时钟周期内完成的指令数是固定的，所以主频越高，CPU的速度也就快，程序的执行时间就越短。数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路。优化数据通路结构，可以有效提高计算机系统的吞吐量，从而加快程序的执行。计算机程序需要先转化成机器指令序列才能最终得到执行，编译优化得到更优的指令序列，从而使得程序的执行时间也越短。,13、假定有4个整数用8位补码分别表示r1=FEH ,r2=F2H ,r3=90H,r4=F8H,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是（）A、 r1*r2 B ：r2*r3 C、r1*r4 D、r2*r4考查定点数的运算。用补码表示时8位寄存器所能表示的整数范围-128+127r1补=11111110r1反=11111101r1原=10000010，所以r1的真值是-2同样的，r2 = -7，r3 = -112，r4 = -8,14、假定变量I,f,d数据类型分别为int,float和double(int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示)，已知i=785,f=1.5678e3, d=1.5e100若在32位机器中执行下列关系表达式，则结果为真是（B）I. i=(int)(float)i II. f=(float)(int)f III. f=(float)(double)f IV. (d+f)-d=fA、仅I和II B、仅I和III C、仅II和III D、仅III和IV考查数据的表示与运算,IEEE754三种浮点数的格式参数 浮点数的规格化表示：为了充分利用尾数的二进制数位来表示更多的有效数字，将尾数的绝对值限定在某个范围之内,基数为2：规格化的根本要求是： 1/2M1， -1M-1/2,机器零,-,+,MAX-,MAX+,MAX-,MAX+,非规格化：,规格化：,MAX- 绝对值最大的负数,浮点数的表示范围,机器零：两层含义若浮点数的尾数为零，无论阶码为何值当阶码的值遇到比它能表示的最小值还要小时（阶码负溢出），无论其尾数为何值。,浮点机器数的表示范围,阶码：MAX+、MAX- 的阶码为阶码的最大值，其他四个的阶码为阶码最小值尾数（n+1位）： n位二进制真值 十进制真值 n+1二进制定点 MAX+ 0.1111 1-2-n MAX- -1.0000 -1 + 0.0001 2-n - -0.0001 -2-n 0.1000 2-1 -0.1001 -(2-1+2-n)例 ：在规格化浮点表示中，保持其他方面不变，将阶码部分的移码表示改为补码表示将会使数的表示范围（ ） A 增大 B 减少 C不变 D都不是,15、假定用若干个2K4位芯片组成一个8K8位存储器，则地址0B1FH所在芯片的最小地址是（）A、0000H B、0600H C、 0700H D、0800H 考查存储器的组成和设计。用2K4位的芯片组成一个8K8位存储器，每行中所需芯片数为2，每列中所需芯片数为4，各行芯片的地址分配为：第一行（2个芯片并联）0000H07FFH第二行（2个芯片并联）0800H0FFFH第三行（2个芯片并联）1000H17FFH第四行（2个芯片并联）1800H1FFFH于是地址0B1FH所在芯片的最小地址即为0800H。,还有一种解法总地址空间8K，则地址是13位每个芯片2K，则片内地址11位，片选2位0B1F=0000 1011 0001 1111所在芯片的最小地址即将片内地址置0即 0000 1000 0000 0000=0800H,16、下列有关RAM和ROM的叙述中，正确的是（A）I、 RAM是易失性存储器，ROM是非易失性存储器II、 RAM和ROM都是采用随机存取的方式进行信息访问III、RAM和ROM都可用作CacheIV、RAM和ROM都需要进行刷新A、仅I和II B、仅II和III C、仅I,II，III D、仅II，III，IV 考查半导体随机存取存储器。,主存储器,辅助存储器,存储器,RAM,ROM,SRAM,DRAM,磁盘,光盘,软盘,硬盘,Cache,磁带,MROMPROMEPROME2PROM,CD-ROMWORM：只写一次型光盘EOD：可擦式光盘,SRAM（Static Random Access Memory ）不需要刷新电路即能保存它内部存储的数据。DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失SRAM优点，速度快，不必配合内存刷新电路，可提高整体的工作效率。缺点，集成度低，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。SRAM使用的系统：CPU与主存之间的高速缓存。CPU内部的L1L2或外部的L2高速缓存。CPU外部扩充用的COAST高速缓存。,17、下列命令组合情况中，一次访存过程中，不可能发生的是（）A、TLB未命中，Cache未命中，Page未命中B、TLB未命中，Cache命中，Page命中C、TLB命中，Cache未命中，Page命中D、TLB命中，Cache命中，Page未命中考查访存过程，Cache和TLB（快表） TLB：Translation lookaside buffer,即旁路转换缓冲，或称为页表缓冲；里面存放的是一些页表文件（虚拟地址到物理地址的转换表）,Cache中存放的是主存块的副本，Cache命中，主存必然命中；TLB中存放的是页表的副本，TLB命中，主存也必然命中。因此不可能发生的是D。,18、下列存储器中，汇编语言程序员可见的是（B）A、存储器地址寄存器（MAR） B、程序计数器（PC）C、存储器数据寄存器（MDR） D、指令寄存器（IR）考查CPU的基本结构，可见性（透明性）一种本来存在的有差异的事物和属性，从某种角度上看又好像不存在的现象，被称为是“透明性” 。对某某可见，就是某某可以来直接操作它,透明性对高级程序员来说，计算机的系统结构和组成原理不需高程过问也不需去了解，包括指令系统，微指令系统，存储系统及处理器的分配等等这一切对高程都是透明的如果是汇编指令程序员就要考虑到处理器的内部的组织包括寄存器的个数、字长和内存地址的编排等等。如果是机器指令程序员或是微指令程序员你的透明性会更少。,汇编程序员看到的机器与C程序员看到的机器差别很大。一些通常对C程序员屏蔽的处理器状态对汇编程序员是可见的：程序计数器，表示将要执行的下一条指令在存储器中的位置。证书寄存器文件，包含八个被命名的位置，分别存储32位的值。这些寄存器可以存储地址（对应于C指针）或整数数据。有的寄存器用来记录某些重要的程序状态，而其他的寄存器用来保存临时数据，令如过程的局部变量。条件码寄存器保存着最近执行的算术指令的状态信息。它们用来实现控制流中的条件变化，比如说用来实现if或while语句浮点寄存器文件，包含8个位置，用来存放浮点数据。,19、下列不会引起指令流水阻塞的是（A）A、数据旁路 B、数据相关 C、条件转移 D、资源冲突考查指令流水线的基本概念有三种相关可能引起指令流水线阻塞：1. 结构相关，又称资源相关；2. 数据相关；3. 控制相关，主要由转移指令引起。数据旁路技术，又称为定向技术或相关专用通路技术。其主要思想是不必待某条指令的执行结果送回到寄存器后，再从寄存器中取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方，这样可以使流水线不发生停顿。,20、下列选项中的英文缩写均为总线标准的是（）A、PCI、CRT、USB、EISA B、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-ExpressPCI，Peripheral Component Interconnect周边设备互连总线 ISA，Industrial Standard Architecture，工业标准结构总线 EISA，Extended Industy Standard Architecture扩展工业标准结构总线 VESA（video electronics standard association）视频电子标准协会总线USB , Universal Serial BUS通用串行总线SCSI， Small Computer System Interface小型计算机系统接口RAM，random access memory随机存取存储器CRT，Cathode Ray Tube阴极射线管CPI，cycles per instruction ，每个指令的时钟周期 MIPS，Million Instructions Per Second单字长定点指令平均执行速度,21、单级中断系统中，中断服务程序执行顺序是（）I、保护现场 II、开中断 III、关中断 IV、保存断点V、中断事件处理 VI、恢复现场 VII、中断返回A、I、V、VI、II、VIIB、III、I、V、VIIC、III、IV、V、VI、VIID、IV、I、V、VI、VII考查中断处理过程 单级中断系统中，不允许中断嵌套。中断的处理过程为：1. 关中断；2. 保存断点；3. 识别中断源；4. 保存现场；5. 中断事件处理；6. 恢复现场；7. 开中断；8. 中断返回。其中，13步由硬件完成，48由中断服务程序完成,22、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新屏幕，则需要的显存总带宽至少约为（D）A ：245 MbpsB、979 MbpsC、1958 MbpsD、7834Mbps考查显示器相关概念刷新所需带宽 = 分辨率色深帧频 = 1600120024b85HZ = 3916.8Mbps，显存总带宽的50%用来刷屏，于是需要的显存总带宽为3916.8/0.5 = 7833.6Mbps 7834Mbps。,43.(11分)某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：,请回答下列问题：（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？（2）转移指令的目标地址范围是多少？（3）若操作码0010B表示加法操作(助记符为add)，寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语言为add(R4)，(R5)+（逗号前源操作数，后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？考点：指令系统设计,操作符 4位，故最多有16条指令寄存器寻址时，地址有6位，其中寻址方式占3位，寄存器名占3位，故最多8个寄存器主存空间128KB，按字编址，字长为16位（2B），故主存地址空间64K，故MAR为16位，又因字长为16位，故MDR16位PC和Rn可表示的地址范围均为0216-1，而主存地址空间为216，故转移指令的目标地址范围是0000HFFFFH（0216-1）。,若操作码0010B表示加法操作，寄存器R4和R5的编号分别为100B和101B，add(R4)，(R5)+对应的机器码是什么（用十六进制表示）R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，该指令执行后，哪些寄存