【基于ARM+DSP架构的嵌入式数字硬盘录像机主机系统设计】嵌入式网络硬盘录像机

【基于ARM+DSP架构的嵌入式数字硬盘录像机主机系统设计】嵌入式网络硬盘录像机 摘要:通过对目前数字视频监控用的数字硬盘录像机的现状和发展趋势分析,结合当前图像处理、网络、嵌入式技术的发展,本文提出并详细论述了基于ARM+DSP架构的嵌入式数字硬盘录像机的设计方案。 关键词:数字硬盘录像机 视频监控 ARM DSP :TN92;:B 1 引言 数字硬盘录像机(DVR:Digital Video Recorder)是视频监控系统中重要的设备,用于替代早期的长延时录像机或者磁带录像机13。现有的数字硬盘录像机分为基于PC的硬盘录像机和嵌入式硬盘录像机,基于PC机类型的DVR,一般将工控机作为主机应用平台,加装一片或多片视频采集或视频采集压缩卡,编制专门软件进行影像压缩并执行影像功能,成为一套完整系统。嵌入式硬盘录像机使用嵌入式CPU及嵌入式操作系统,图像压缩及解压回放大多是通过专用芯片来完成的,嵌入式操作系统完成对整机的控制与管理。目前,市场对嵌入式数字硬盘录像机的需求非常旺盛,基于这种应用背景,本文提出了基于ARM+DSP架构的嵌入式硬盘录像机的设计思路和实现方案。 2 网络数字录像机主机系统总体方案 要求系统实时处理16路复合视频 (PAL/NTSC)和16 路音频输入, 处理包括音/视频的实时编解码和存储等, 经过适当处理后的音/视频用以实现本地/远程监控以及录像等。根据系统要求的技术指标,本文设计的16路嵌入式DVR主机系统硬件部分采用了主从式的“ARM+DSP”双核架构模式。主CPU选用三星半导体的ARM处理器S3C2510A4,从CPU选用美国德州仪器(TI)的多媒体处理芯片TMS320DM6485。主从CPU之间通过PCI总线进行通讯。整个系统的工作流程设计如下: 系统上电或复位后,主CPU S3C2510A从Flash加载程序,完成对芯片的初始化和外围硬件的配置; 从CPU通过I2C口对系统中的视频解码芯片进行控制,将从摄像头采集到的模拟视频信号转换为数字视频信号,送入DM648的视频通道(VP端口);同步采集到的模拟音频信号经过音频编解码器模/数转换后,送入DM648的音频通道(McASP端口) ; DM648将接收到的数字视频信号和数字音频信号数据分别进行压缩, 再把压缩视频流和压缩音频流进行同步复合, 产生H.264 视频复合流,再通过PCI总线上传给主CPU,主CPU将从PCI接口收到的数据以文件的格式存储到本地硬盘,供日后调用;同步将复合数据流传送给图像预览芯片进行显示。 3 主机系统的各主要功能模块设计 整个数字硬盘录像主机(如图1所示)根据功能可以划分以下几大核心模块:主控制模块;视音频采集、压缩模块;视音频预览、回放模块;其它模块(电源、存储器扩展、网络传输、逻辑控制等)。这里主要介绍主控制模块和视频处理模块的设计。 3.1 主控制模块 本模块主要实现系统的控制,对整个系统任务的运行进行分配与调度。S3C2510A本身内置PCI控制器, 5个PCI接口可分别和2个音/视频压缩模块,1个图像回放模块,2个数据存储模块连接;再加上它已有的串口,USB接口,网络接口,I/O等组成整个系统的控制模块。 3.2视音频采集/压缩模块 视音频信号处理的流程如下:模拟视频信号先经视频解码器TVP5154A转换成8 位 YUV 数字视频信号Y 7: 0 ,再送至DM648的视频输入接口;模拟音频信号经音频AD 转换器PCM1801 转换为I2S 格式的音频数据,进入多媒体压缩芯片的音频输入接口,DM648将原始的视频和音频数据分别进行压缩,再把压缩视频流和压缩音频流进行同步复合产生H.264 视频复合流。每片DM648可以同时产生8个视/音频通道的H.264 复合数据流。 DM648把每个视/音频通道的复合视频数据在片外DDRAM的数据缓冲区中排列成固定长度的数据包,当缓冲区内的数据量超过一定的阀值,它就通过PCI中断向主CPU 发出请求, 当中断被响应时, 主CPU 从包缓冲区内将数据取走。 4结论 本系统最主要的创新点有以下两点: (1)在系统硬件架构上,采用了主从CPU的架构,主CPU和从CPU分工明确,充分的发挥了它们各自的处理优势; (2)视音频处理方面,选用了TI最新推出的数字多媒体处理器TMS320DM648,采用高效率的H.264压缩标准,实现了多通道的视音频数据处理,可以充分的满足市场需要。 _ 1 金文光,程国卿编.“安防系统工程方案设计”.西安:西安电子科技大学出版社. 2 王汝言编.“多媒体通信技术”.西安:西安电子科技大学出版社. 3 王跃宗编.“TMS320DM642 DSP应用系统设计与开发”.北京:人民邮电出版社,xx. 4 Samsung Electronics Co. Ltd., “S3C2510A 32-BIT RISC MICROPROCESSOR USERS MANUAL”, xx. 5 Texas I