《EDA综合课程设计》PPT课件

EDA综合课程设计,EDA-V型实验系统,EDA-V实验系统是一套功能齐全的EDA实验系统，在整个系统中集成了多个实验模块，比如字符点阵模块、LED数码管显示模块、开关量输入输出模块等。支持多个厂家的EDA芯片，如ALTERA、AMD、LITICE、XILINX等。,一、EDA-V型实验系统介绍,1、系统整体结构图2、将要用到的主要模块8位七段数码管显示模块；1616点阵模块；CPLD/FPGA适配器接口；12位按键输入模块；18位拨码开关输入模块；蜂鸣器输出模块；可调数字信号源；82LED灯。,实验系统布局图,返回,8位七段数码管显示模块,8位七段数码管显示模块：,数码管为共阴数码管。本模块的输入口共有11个，其中8个段信号输入口，分别为A、B、C、D、E、F、G、DP；3个位信号输入口，分别为SEL0、SEL1、SEL2。其中SEL0、SEL1、SEL2位于1616点阵模块区，它们经3-8译码器后送给数码管作位选信号，最右边为第一位，对应关系如下表：,返回,1616点阵模块,1616点阵模块；,列选信号为SEL0SEL3经4-16线译码器后给出，最右边为第一列；行选信号为L0L15，最上方为第一行。,返回,CPLD/FPGA适配器接口：下载该芯片时将芯片选择开关拨向CPLD。,18位拨码开关输入模块：开关拨向下时为低电平，拨向上时为高电平。输出口最左边对应开关D17，最右边对应开关D0。,蜂鸣器输出模块；当输入口BELL_IN输入高电平时，蜂鸣器响。,返回,12位按键输入模块开关弹起时为高电平，按下时为低电平。输出口最左边对应开关K1。,可调数字信号源：时钟信号源可产生从1.2Hz20MHz之间的任意频率。该电路采用全数字化设计，提供的最高方波频率为20MHz，最低频率为1.2Hz，并且频率可以在这个范围内随意组合变化。整个信号源共有6个输出口（CLK0CLK5），每个输出口输出的频率各不相同，通过JP1JP11这11组跳线来完成设置。具体设置方案见实验指导书。,返回,EDA综合课程设计（一）计数器及数码显示综合设计,一、实验目的1、设计一个带使能输入、进位输出及同步清0的增1十进制计数器，波形图见图1-1；2、设计一个带使能输入及同步清0的增1十二进制计数器，波形图见图1-2；3、设计一个带使能输入及同步清0的六十进制同步加法计数器；4、设计一个四位二进制可逆计数器；5、设计一个共阴7段数码管控制接口，要求：在时钟信号的控制下，使6位数码管动态刷新显示上述计数器的计数结果。,8位LED显示器接口,EDA综合课程设计（二）数字秒表设计,一、设计要求：秒表共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便于和显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。,秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲。,除此之外，整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。,二、模块结构四个10进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；分频器：用来产生100HZ计时脉冲；显示译码器：完成对显示的控制。,三、实验内容及步骤：1.根据电路持点，用层次设计概念将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一，然后再将各模块合起来联试。以培养学生之间的合作精神，同时加深层次化设计概念。2.了解软件的元件管理深层含义，以及模块元件之间的连接概念，对于不同目录下的同一设计，如何熔合。3.适配划分前后的仿真内容有何不同概念，仿真信号对象有何不同，让学生有更深一步了解。熟悉了CPLD设计的调试过程中手段的多样化。4.按适配划分后的管脚定位，同相关功能块硬件电路接口连线。5所有模块全用VHDL语言描述。,数字秒表内部结构图。,分时选择模块,四、硬件要求：主芯片EPF10K10LC84-4。6位八段扫描共阴级数码显示管。二个按键开关（归零，启动）。,五、实验连线：输入接口：1代表归零，启动信号RESET、START的管脚分别连接按键开关。2蜂鸣器鸣响信号SPEAKER接蜂鸣器的输入。3代表计数时钟信号CLK的管脚同2.5MHZ时钟源相连。输出接口：代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和AG参照设计一中的连法。,EDA综合课程设计（三）数字钟设计,一、设计要求（数字钟的功能）1具有时，分，秒，计数显示功能，以24小时循环计时。2具有清零，调节小时、分钟功能。3.具有整点报时功能，整点报时的同时LED灯花样显示。,二、实验目的：1掌握多位计数器相连的设计方法。2掌握十进制、六进制、二十四进制计数器的设计方法。3巩固多位共阴极扫描显示数码管的驱动及编码。4掌握扬声器的驱动。5LED灯的花样显示。6.掌握EDA技术的层次化设计方法。,三、硬件要求：1主芯片EPF10K10LC84-4。28个LED灯。3蜂鸣器。48位八段扫描共阴极数码显示管。5三个按键开关（清零，调小时，调分钟）。,四、实验原理：在同一芯片EPF10K10上集成了如下电路模块：1时钟计数：秒60进制BCD码计数；分60进制BCD码计数；时24进制BCD码计数；同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。,2具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。3蜂鸣器在整点时有报时驱动信号产生。4LED灯在整点时有花样显示信号产生。,五、模块说明:各种进制的计数及时钟控制模块（10进制、6进制、24进制）;扫描分时显示、译码模块;彩灯、扬声器编码模块;各模块都用VHDL语言编写。各功能模块连接示意图如图所示。,数字钟各模块连接示意图,六、实验连线：输入接口：1代表清零、调时、调分信号RESET、SETHOUR、SETMIN的管脚分别连接按键开关。2代表计数时钟信号CLK和扫描时钟信号CLKDSP的管脚分别同1HZ时钟源和32HZ（或更高）时钟源相连。输出接口：1代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和AG参照设计一中的连法。2代表扬声器驱动信号的管脚SPEAK同扬声器驱动接口SPEAKER相连。3代表花样LED灯显示的信号管脚LAMP0LAMP2同三个LED灯相连。,EDA综合课程设计（四）16X16点阵显示综合实验,一、实验要求设计一个共阴16X16点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮，点亮方式自行设计，其中列选信号为16-4编码器编码输出。,16X16点阵控制接口,二、实验内容,一、实验目的：1、了解点阵字符的产生和显示原理。2、了解1616点阵LED的工作机理。3、加强对于总线产生，地址定位的CPLD实现的理解。,二、硬件要求：1主芯片EPF10K10LC84-4。2可变时钟源。31616扫描LED点阵。,16X16点阵字符发生器,四、字库格式说明这是一1616点阵字库，一个字占32个字节，例如“正”：,所对应的32个字节是：W0“00000000”，W1“00000000”，W2“00000000”，W3“00000000”，W4“00010000”，W5“00001000”，W6“00010000”，W7“00001000”,题目五交通信号灯控制电路的设计,设计一个交通信号灯控制电路。要求：1、主干道和支干道交替放行，主干道每次放行30秒，支干道每次放行20秒。2、每次绿灯变红灯时，黄灯先亮5秒钟，此时原红灯不变。3、用十进制数字（递减计数）显示放行和等待时间。,设计任务与要求：,题目六彩灯控制器,用给定IC设计、安装与调试彩灯控制器,具体要求如下:（1）控制器有四组输出,每组驱动1只LED。（2）设计用4只LED组成的彩灯图案。图案的状态变换至少有三种,并且能定时自动切换。（3）彩灯图案状态变换的速度至少有快、慢两种。（4）安装并调试彩灯控制器,设计任务与要求：,设计一个4路智力竞赛抢答器，具体设计要求如下：1.抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0S3表示。2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。3抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。,题目七四路竞赛抢答器,设计任务与要求：,题目八基于FPGA的频率计的设计,测量频率范围：1KHZ1MHZ；量程：分成2档，1KHZ-10KHZ;10KHZ-1MHZ显示方式：测量数据使用七段数码管LED进行显示。,二、总结报告与注意事项,1、实验注意事项严禁带电插拔“JTAG”下载电缆！为了安全地使用下载电缆，防止损坏下载电缆中的器件和计算机主板的并口，应在计算机及实验箱均断电的情况下，插入或拔出下载电缆。插入下载电缆的步骤：确认完全断电下载电缆并口与计算机并口相连下载电缆JTAG口与实验箱的JTAG口相连接通实验箱电源接通计算机电源；拔出下载电缆的步骤：关闭实验箱电源拔下JTAG电缆插头实验箱内部连线接通实验箱电源进行功能验证。,测试完毕，先断掉EDA实验箱的电源，再把JTAG电缆的小插头插入实验箱的JTAG插座，然后接通实验箱电源，准备下一次的设计下载。,2、总结报告的书写要求见教材P309。内容：总结报告应至少包括以下内容：封面；前言；目录；任务书（合作人、分工方案）；正文；（设计要求、实验目的、实验方案、实验原理、硬